[发明专利]高K金属栅极结构的制造方法在审
| 申请号: | 201510611666.5 | 申请日: | 2015-09-22 |
| 公开(公告)号: | CN105185702A | 公开(公告)日: | 2015-12-23 |
| 发明(设计)人: | 鲍宇;李润领;周海锋;方精训 | 申请(专利权)人: | 上海华力微电子有限公司 |
| 主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L29/423 |
| 代理公司: | 上海申新律师事务所 31272 | 代理人: | 俞涤炯 |
| 地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 金属 栅极 结构 制造 方法 | ||
技术领域
本发明涉及半导体领域,尤其涉及高K金属栅极结构的制造方法。
背景技术
在后栅极工艺中,可以分为先高介电常数介质,(High-K,以下简称高K)工艺和后高K工艺,其中的先高K有利于后续的金属栅极的填充,因为高K和保护层并不占据凹槽的空间,为凹槽节省出来填充金属栅极的位置,但是先高K工艺对于热预算有一定的要求;而对于后高K工艺,高K和保护层需要占据凹槽较多的空间,对于金属栅极的填充有较高的难度。
发明内容
针对现有的高K金属栅极结构及其制造方法所存在的问题,本发明设计了一种降低金属栅极填充难度的结构的制造方法。
本发明包括如下技术方案:
高K金属栅极结构的制造方法,所述方法包括:
提供一衬底,在所述衬底上依次沉积通孔刻蚀停止层、层间绝缘氧化层后,曝露伪栅极;
移除所述伪栅极,形成凹槽;
依次沉积高K介电层、保护层覆盖所述衬底与所述层间绝缘氧化层的上表面;
沉积牺牲材料于所述保护层上,并刻蚀所述牺牲材料;
刻蚀所述高K介电层与所述保护层于所述凹槽的内部,移除所述牺牲材料。
优选的,所述通孔刻蚀停止层为氮化硅。
优选的,采用化学机械研磨工艺曝露所述伪栅极。
优选的,所述方法还包括:
刻蚀所述牺牲材料时,将所述牺牲材料、所述高K介电层、所述保护层一并刻蚀停止于所述层间绝缘氧化层的上表面。
优选的,所述方法还包括:
采用所述化学机械研磨工艺刻蚀所述牺牲材料、所述高K介电层、所述保护层。
优选的,采用回拉工艺刻蚀所述高K介电层与所述保护层于所述凹槽的内部。
优选的,所述方法还包括:
刻蚀所述牺牲材料时,将所述牺牲材料刻蚀停止于所述凹槽的内部。
优选的,所述牺牲材料刻蚀停止于所述凹槽的内部的位置与刻蚀所述高K介电层与所述保护层于所述凹槽的内部的位置平齐。
优选的,采用平坦化工艺与所述回拉工艺刻蚀所述牺牲材料刻蚀停止于所述凹槽的内部。
优选的,所述牺牲材料为A-Si或A-C或PR。
优选的,所述高K介电层与所述保护层刻蚀停止于所述凹槽的深度为所述伪栅极的高度的1/4或3/4。
本发明的有益效果是:
本发明通过将凹槽的侧壁上部分的高K介电层与保护层去掉,形成了有较大空间的凹槽,以方便金属栅极的填充,同时也保证了相应的热预算与金属栅极的填充难度。
附图说明
图1a-1f为本发明高K金属栅极结构的制造方法实施例一的结构示意图。
图2a-2f为本发明高K金属栅极结构的制造方法实施例二的结构示意图。
具体实施方式
下面结合附图对本发明进行进一步说明,如下技术方案可以自由的进行组合,并不构成对本发明的限定。
实施例一
图1a-1f为本发明高K金属栅极结构的制造方法实施例一的结构示意图,如图1a所示,提供一硅衬底100,于衬底100上依次沉积通孔刻蚀停止层101,层间绝缘氧化层102,其中层间绝缘氧化层102的侧壁被通孔刻蚀停止层101覆盖住,形成侧墙103,其中通孔刻蚀停止层101为氮化硅,采用化学机械研磨工艺曝露伪栅极之后移除伪栅极,形成界面层,其中侧墙103之间的空间为凹槽104。
如图1b所示,于通孔刻蚀停止层101,层间绝缘氧化层102和衬底100的表面沉积一层高K介电层105,保护层106,其中凹槽104被高K介电层105与保护层106表面覆盖。
如图1c所示,与保护层106的上方沉积一层牺牲层107,牺牲层107在保护层106的上方形成一定的厚度,并且牺牲层107覆盖整个凹槽104的空间,牺牲层107采用的牺牲材料为A-Si、A-C、PR。
如图1d所示,采用化学机械研磨工艺刻蚀牺牲材料,将牺牲材料刻蚀至凹槽104表面,此时只有凹槽104内部被牺牲材料填满,同时凹槽104表面之上,即层间绝缘氧化层102与通孔刻蚀停止层101上方的牺牲材料同时一起被研磨掉,刻蚀保护层106与高K介电层105的时候可以采用湿法刻蚀或干法刻蚀。
如图1e所示,采用回拉工艺对高K介电层105与保护层106进行刻蚀,刻蚀至凹槽104内部,高K介电层105与保护层106刻蚀停止于凹槽104的深度可以为伪栅极的高度的1/4到3/4。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510611666.5/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





