[发明专利]基于InAsN‑GaAsSb材料的交错型异质结隧穿场效应晶体管

说明书

技术领域

本发明属于微电子器件技术领域，特别涉及一种交错型异质结隧穿场效应晶体管，可用于大规模集成电路。

背景技术

随着集成电路的发展，芯片特征尺寸不断缩小，单个芯片上集成度随之提高，由此带来的功耗问题也愈发严重。据ITRS数据显示，特征尺寸缩小到32nm节点时，功耗会是预计趋势的8倍，即随着特征尺寸的逐步缩小，传统MOS器件就功耗方面将不能满足性能需求。除此之外，MOSFET尺寸的减小面临室温下亚阈摆幅最小为60mv/decade的限制。然而基于量子隧穿效应的隧穿场效应晶体管TFET与MOSFET相比,不受该亚阈摆幅的限制，并且可以有效的降低功耗。对于TFET来说，如何增大隧穿几率和隧穿电流成为TFET的研究重点。理论和实验已经证明交错型异质结TFET比同质结TFET具有更高的隧穿电流和更好的器件性能。

III-V族材料具有较高的电子迁移率，且材料种类丰富，容易实现异质结，现已成功制备了许多高性能器件。目前已经得到的利用常见III-V族材料制成的TFET，由于其无法形成交错型异质结，隧穿几率较低，造成导通电流较小，很难达到性能要求。

发明内容

本发明的目的在于针对上述常见III-V族材料制备TFET时存在的不足，并结合InAsN特有的性质，提供一种InAsN-GaAsSb交错型异质结隧穿场效应晶体管TFET及其制备方法，以降低隧穿势垒，增大隧穿电流，提高器件的整体性能。

本发明的技术方案是这样实现的：

近期研究表明，在常见III-V族材料中引入N组分，可以有效改善材料性质，并形成交错型异质结，从而降低势垒，提升隧穿几率，增加导通电流，提升器件性能。实验数据证实，InAsN、GaAsSb两种材料能够用于形成交错型异质结。

根据此原理本发明基于InAsN-GaAsSb材料的交错型异质结隧穿场效应晶体管，包括：衬底、源极、沟道、漏极、绝缘介质薄膜和栅极，其特征在于：

源极采用通式为InAs_1-xN_x的复合材料，其中x为N组分，0<x≤0.05；

沟道采用通式为GaAs_1-ySb_y的复合材料，其中y为Sb组分，0.35≤y≤0.65；

漏极采用通式为GaAs_1-ySb_y的复合材料，其中y为Sb组分，0.35≤y≤0.65；

所述源极、沟道和漏极，在衬底上依次由下至上竖直分布，源极InAsN与沟道GaAsSb之间形成交错型异质隧穿结；

绝缘电介质薄膜与栅电极由内而外依次环绕覆盖在沟道的四周。

制作上述基于InAsN-GaAsSb材料的交错型异质结隧穿场效应晶体管，包括如下步骤：

1)利用分子束外延工艺，在InAs衬底上生长N组分为0～0.05的InAsN复合材料，形成源极层；

2)利用分子束外延工艺，在InAsN源极层上生长Sb组分为0.35～0.65的GaAsSb复合材料，形成沟道层；

3)利用分子束外延工艺，在GaAsSb沟道层上生长Sb组分为0.35～0.65的GaAsSb复合材料，形成漏极层；

4)利用刻蚀工艺，将源极层，沟道层，漏极层四周刻蚀掉，在中间形成源极区、沟道区、漏极区的竖直分布结构；

5)对源极区、沟道区、漏极区进行离子注入：

在源极区注入能量为20KeV、剂量为10¹⁹cm^-3的Si元素，形成P⁺掺杂的源极；

在沟道区注入能量为20KeV、剂量为10¹⁵cm^-3的Si元素，形成P^-掺杂的沟道；

在漏极区注入能量为20KeV、剂量为10¹⁹cm^-3的Te元素，形成N⁺掺杂漏极；

6)利用原子层淀积工艺，在240～260℃环境下，在沟道四周环绕依次生成绝缘介质薄膜和栅电极。

本发明具有如下优点：

本发明由于在InAs中引入N组分，改变了InAs材料的能带性质，同时由于源极采用InAsN复合材料，沟道采用GaAsSb复合材料，使得沟道与源极接触形成的交错型异质结隧穿势垒低，增大了隧穿几率，提高了导通电流，进而提高器件性能。

附图说明