[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件。根据一些实施例，从第一多个鳍部和第二多个鳍部上方去除导电材料，其中，第一多个鳍部位于短栅极长度区域内，而第二多个鳍部位于长栅极长度区域内。通过首先利用至少一种蚀刻剂的低压和高流速的干蚀刻来执行去除，这使得导电材料在第二多个鳍部上方具有的厚度大于在第一多个鳍部上方的厚度。如此，当湿蚀刻用于去除剩余导电材料时，不会损伤第二多个鳍部和导电材料之间的介电材料。

优先权和相关参考

本申请要求于2014年8月7日提交的标题为“FinFET Device and Methods ofMaking Same”的美国临时申请第62/034,451号的权益，其内容结合于此作为参考。

技术领域

本发明总体涉及半导体领域，更具体地，涉及鳍式场效应晶体管(FinFET)及其制造方法。

背景技术

半导体器件用于大量电子设备(诸如计算机，手机等)。半导体器件通常包括通过以下方法形成在半导体晶圆上的集成电路：在半导体晶圆上方沉积许多类型的薄膜材料，并且图案化薄膜材料以形成集成电路。集成电路通常包括场效应晶体管(FET)。

传统地，在集成电路中一直使用平面FET。然而，由于现代半导体工艺密度的一直增加和减小封装的需求，当平面FET的尺寸减小时，通常会产生许多问题。这些问题中的一些包括亚阈值摆幅劣化、显著的漏致势垒降低(DIBL)、器件特性的波动和漏电流。

研究鳍式场效应晶体管(FinFET)来克服这些问题中的一些。然而，FinFET晶体管在制造工艺期间具有其自身的缺陷和问题。因此，目前进行研究来改进FinFET的制造，从而克服随着它们的尺寸的减小而引发的问题。

发明内容

根据本发明的一个方面，提供了一种半导体器件，包括：半导体衬底，具有第一区域和第二区域，其中，第一区域包括用于短栅极长度器件的第一鳍部，第二区域包括用于长栅极长度器件的第二鳍部；第一伪材料，位于第一区域上方，第一伪材料以第一距离远离半导体衬底延伸；以及第二伪材料，位于第二区域上方，第二伪材料以第二距离远离半导体衬底延伸，第二距离大于第一距离。

优选地，该半导体器件还包括：第一隔离区域，至少部分地限定第一区域，第一伪材料在第一隔离区域下方凹陷。

优选地，该半导体器件还包括：第一间隔件，与第一隔离区域和第一伪材料物理接触。

优选地，该半导体器件还包括：第二隔离区域，至少部分地限定第二区域。

优选地，该半导体器件还包括：第二间隔件，与第二隔离区域和第二伪材料物理接触。

优选地，第二距离比第一距离大约

优选地，第一伪材料包括非晶硅。

优选地，第一伪材料包括金属。

根据本发明的另一方面，提供了一种半导体器件，包括：第一多个鳍部，位于半导体衬底上方；第二多个鳍部，位于半导体衬底上方；第一介电材料，位于第一多个鳍部上方；以及第二介电材料，位于第二多个鳍部上方，其中，第一介电材料在第一多个鳍部上方具有第一厚度，第二介电材料在第二多个鳍部上方具有第二厚度，第一厚度小于第二厚度。

优选地，第一厚度在大约和大约之间。

优选地，第二厚度在大约和大约之间。

优选地，该半导体器件还包括：第一栅极介电质，位于第一介电材料和第一多个鳍部之间。

优选地，该半导体器件还包括：第二栅极介电质，位于第二介电材料和第二多个鳍部之间，其中，第二栅极介电质的栅极长度大于第一栅极介电质的栅极长度。

优选地，该半导体器件还包括：间隔件，位于第一多个鳍部的没有被第一介电材料覆盖的部分上方。