[发明专利]电构件

说明书

技术领域

本发明涉及一种电构件。

背景技术

四方扁平无引线封装(QFN)，也称为微引线框架(MLF)，是一种在电学中常用的用于集成电路(IC)的芯片壳体构造形式。该名称包括不同大小的IC-壳体，它们全部作为表面装配的构件钎焊在电路板上。

这些壳体以不同的、大多是制造商特有的名称交易。典型的名称例如是DFN(英语DualFlatNo-leadPackage)或QFN(英语QuadFlatNo-leadPackage)。

具有用特殊方法施加上的金属印制导线的压铸塑料构件被称为MoldedInterconnectDevices(注塑电路载体的英语)，简称MID，它们用作电部件或者机电部件的电路载体。MID技术的主要使用领域是汽车制造、工业自动化、药物技术、家电行业、通信技术、测量和分析技术以及航空和航天。MID能以不同的类型制成。用于施加印制导线以及发射面或屏蔽面的最重要的方法是双组分注塑、热压、掩模曝光方法、激光结构化和膜内注塑。原则上区分为减少材料的结构化方法和增加材料的金属化方法。

发明内容

本发明的任务是，尽可能改进电构件。

该任务通过具有独立权利要求1的特征的电构件解决。有利的进一步构型是从属权利要求的目标并且包含在说明书中。

因此，设置一种电构件。

所述电构件具有由第一塑料化合物组成的第一壳体部分。所述塑料化合物包括热塑性的或热固性的化合物并且尤其包括硅酮和树脂。

所述第一壳体部分具有第一凹槽形成型部。

在该第一凹槽形成型部中布置有具有集成电路的第一半导体本体。

在第一凹槽形成型部的表面上设置有至少两个印制导线。所述至少两个印制导线被引导第一壳体部分的外侧上。

所述至少两个印制导线与所述集成电路连接。

第一凹槽形成型部至少部分地用由第二塑料化合物组成的用于遮盖第一半导体本体的填料填充。

申请人的研究表明，通过前述特征能获得一种具有标准化的端子配置图(英语，footprint)的、多用途的、能灵活使用的无框架封装。所述端子配置图优选根据JEDEC固态技术协会(SolidStateTechnologyAssociation)标准化。通过取消引线框架能更有利地制造所述封装。在半导体基底上的去层被显著减少或能被完全避免。通过如在附图的实施方式中示出的具体实现，同时优化了至今相互矛盾的要求。由此获得所述封装的良好机械刚性。所述印制导线良好地固定在所述壳体部分中。对半导体本体的遮盖以及必要时对其它部件如无源元件的遮盖得到优化。

根据有利的扩展构型，在第一半导体本体和第一壳体部分之间引入一由第三塑料化合物组成的固定层，用于与第一半导体本体和与第一壳体部分材料锁合地连接。

根据有利的扩展构型第一壳体部分作为注塑件制成。所述至少两个印制导线添入到该注塑件中。有利地借助减少材料的结构化MID方法和/或添加材料的金属化MID方法加工所述至少两个印制导线。例如所述印制导线作为金属性内置件来加工。

根据有利的扩展构型，在第一凹槽形成型部中布置有一具有另一集成电路的第二半导体本体和/或一无源元件。显然，无源元件优选理解为电容和/或电阻。有利的是，所述集成电路与所述另一集成电路和/或所述无源元件电连接。所述无源元件例如是电容或线圈或电阻。

根据有利构型，所述第一壳体部分具有第二凹槽形成型部。有利地，在第二凹槽形成型部中布置有永磁体和/或可导磁的材料。

根据有利的扩展构型，第一凹槽形成型部在第一壳体部分的带有所述至少两个印制导线的外侧上构成。

根据有利的扩展构型，第一壳体部分的带有所述至少两个印制导线的所述外侧与第一壳体部分的带有第一凹槽形成型部的一侧对置。

根据有利的扩展构型，所述至少两个印制导线在第一壳体部分的所述外侧上按照标准化端子配置图(JEDEC)布置。

在另一实施方式中通过直的或U形的缺口构成，以使所述印制导线与面向电路载体的外侧上的印制导线机械脱耦。

在优选的扩展构型中，在所述壳体的所述外侧上在第一凹槽形成型部的侧面存在至少两个印制导线。