[发明专利]一种基于逻辑延时锁定的抗干扰电路及方法

说明书

本发明涉及数据采集领域，尤其是一种基于逻辑延时锁定的抗干扰电路及方法。本发明针对现有技术存在的问题，提供一种基于逻辑延时锁定的抗干扰电路及方法，此电路及方法以一个触发信号的前沿为时间参考点，在固定的延时范围内，实现对干扰信号的锁定，用于解决与触发信号时序相关的干扰问题。本发明利用一个D触发器将触发信号转换为与其前沿同步的阶跃信号，再利用若干个D触发器、一个反相器和一个与非门将这个阶跃信号转换为前沿时刻与触发信号相同，但脉冲宽度由时钟周期与D触发器个数确定的反相信号。若干扰相对触发信号的延迟时间小于该脉冲宽度，则可利用这个信号与干扰信号逻辑与，从而将脉冲宽度内的干扰信号进行抑制。

技术领域

本发明涉及数据采集领域，尤其是一种基于逻辑延时锁定的抗干扰电路及方法。

背景技术

在某些物理试验中，用于触发电子设备的触发信号往往伴随着干扰信号到来。例如利用多路同步触发信号同时触发高功率脉冲装置和电子设备时，高功率脉冲装置动作产生的干扰信号将影响电子设备的正常工作。这些干扰信号的特点是：紧随触发到来，并且持续时间短（例如小于1μS）。高功率脉冲装置动作后一些物理量需要被测量或处理，代表这些物理量的信号一般在触发脉冲的一定延迟时间（例如大于1.5μS）之后到来。

常用的屏蔽和滤波等抑制措施总会带来额外的硬件成本，并可能影响触发信号的品质，特别是带来时间上的抖动，使电子设备不能被精确地触发。

发明内容

本发明所要解决的技术问题是：针对现有技术存在的问题，提供一种基于逻辑延时锁定的抗干扰电路及方法，此电路及方法以一个触发信号的前沿为时间参考点，在固定的延时范围内，通过设计逻辑电路及方法实现对干扰信号的锁定，用于解决电子电路与触发信号时序相关的干扰信号引起的干扰问题。

本发明采用的技术方案如下：

一种基于逻辑延时锁定的抗干扰电路包括阶跃信号产生器、延迟电路、反相脉冲产生电路、与门；

阶跃信号产生器，用于将触发信号转换为与其前沿同步的阶跃信号，对触发信号之后的干扰信号不进行响应，直到有复位信号输入至阶跃信号产生器；

延迟电路，用于接收阶跃信号产生器产生的阶跃信号，并对阶跃信号进行宽度为Tw的固定延时；

反相脉冲产生电路，用于接收阶跃信号产生器产生的阶跃信号，对延迟电路输出的延时信号进行反相，形成一个宽度为Tw的反相脉冲；

与门，一端用于接收延迟电路输出的反相脉冲；当与门另一端接收到真实信号时，触发信号之后Tw范围内的干扰信号得到抑制。

进一步的，所述阶跃信号产生器是D触发器， D触发器时钟输入端输入触发信号，D触发器信号输入端与直接置位端接电源，D触发器信号输出端与延迟电路输入端连接，D触发器直接复位端输入复位信号，D触发器信号输出端与反相脉冲产生电路另一信号输入端连接，D触发器信号输出端作为阶跃信号产生器输出端。

进一步的，所述延迟电路是n个D触发器，所述n个D触发器串联，上一级D触发器的信号输出端与下一级D触发器信号输入端连接，第一级D触发器的信号输入端与阶跃信号产生器输出端连接，每个D触发器时钟信号输入端输入时钟信号；延迟电路延迟时间Tw=（n-1）T+t，其中T为任意一个D触发器的延时时间，n为D触发器个数，t为触发信号前沿与其后第一个时钟前沿之间的时间间隔，0<t<T；第一级D触发器信号输入端作为延迟电路输入端，第n级D触发器信号输出端作为延迟电路输出端。

进一步的，所述反相脉冲产生电路包括反相器和与非门，所述延迟电路输出端与反相器输入端连接，反相器输出端同时与阶跃信号产生器输出端、与非门一输入端连接，与非门另一输入端与阶跃信号产生器输出端连接；与非门输出端与与门一输入端连接，接收反相脉冲。

一种基于时钟逻辑延时锁定的抗干扰方法，其特征在于包括：