[发明专利]紧凑CMOS器件绝缘结构

说明书

一种集成电路包括一个第一导电类型的第一阱，形成在半导体层中，第一阱罩住有源器件，并且连接到第一阱电势，一个第二导电类型的第二阱，形成在半导体层中，包围着第一阱，第二阱罩住有源器件，并且连接到第二阱电势，一个第二导电类型的掩埋层，形成在第一阱下方，并且部分重叠包围着第一阱的第二阱。在一个可选实施例中，集成电路包括一个第二导电类型的第三阱，取代掩埋层，第三阱含有第一阱，并且部分衬底包围着第一阱的第二阱。

技术领域

本发明涉及一种功率集成电路，具体涉及一种紧凑CMOS器件绝缘结构。

背景技术

高压应用的单片功率集成电路（PIC）有时集成在模拟和数字电路上。例如，一种直流-直流转换器类型的功率集成电路，可以在一个单独的集成电路上集成控制器和一个或两个电源开关。也因此，构成功率集成电路中模拟电路的CMOS器件，必须与噪声衬底绝缘，以避免由噪声引起的电路故障。确切地说，模拟电路通常包括频带间隙、放大器和传感电路等敏感电路。数字电路通常包括振荡器、逻辑电路和PWM控制器。传统的功率集成电路包括模拟电路和数字电路各自的接地连接（模拟接地和数字接地）。功率集成电路的衬底（通常为P-型衬底），通常连接到数字接地，数字时钟电路的开关动作导致数字接地趋近于噪声。功率集成电路的敏感CMOS模拟电路必须与P-型衬底和噪声模拟接地绝缘。

在CMOS模拟电路中，PMOS器件由于形成在N-阱中，因此与P-型衬底自我绝缘。然而，NMOS器件形成在P-阱中，如果不绝缘的话，就会直接连接到P-型衬底。传统的功率集成电路利用一个N-型掩埋层（“N-掩埋层”）和漏极端N-型掩埋层的深N-阱环，使CMOS器件与P-衬底绝缘。图1和2表示在集成电路中传统的CMOS器件绝缘结构。参见图1和2，集成电路1通常使用一个或多个电路模块1-3制成，每个电路模块都含有模拟或数字电路。在本例中，每个电路模块1-3都与CMOS器件绝缘结构绝缘，CMOS器件绝缘结构包括一个深N-阱环5和一个N-型掩埋层14，在环5限定的电路模块内的整个区域下方。如图2所示的电路模块10示例，N-掩埋层14延伸，穿过深N-阱环5之间的电路模块下方的整个区域。PMOS和NMOS器件形成在各自的N-阱18和P-阱20中，在N-掩埋层14上方的外延层13中。因此，PMOS和NMOS器件被深N-阱环5和N-掩埋层14完全包围，与P-型衬底12绝缘，P-型衬底12通常连接到数字接地。虽然使模拟电路模块和噪声P-型衬底绝缘更加关键，但是传统的集成电路通常使模拟和数字电路模块绝缘，以保持衬底的噪声较低，导致从衬底到模拟模块测试较低的噪声耦合。

虽然传统的CMOS器件绝缘结构非常有效，但由于使用了深N-阱，使绝缘结构占据了很大面积的硅。深N-阱通常与很大的向外扩散有关，故在邻近的深N-阱之间必须具有很大的间距。因此，利用传统的CMOS器件绝缘结构制成的集成电路晶片尺寸很大，增加了集成电路的成本。

发明内容

本发明目的是提供一种紧凑CMOS器件绝缘结构，缩小了器件绝缘所需的硅面积，从而降低了集成电路的晶片尺寸和成本，同时有利于保持衬底噪声较低，使得从衬底到模拟模块的噪声耦合较低。

为了达到上述目的，本发明通过以下技术方案实现：

一种集成电路，其特点是，包括：

一第一导电类型轻掺杂的半导体层；

一第一导电类型的第一阱，形成在半导体层中，所述的第一阱罩住有源器件，并且连接到第一阱电势，

一第二导电类型的第二阱，形成在半导体层中，包围着第一阱，所述的第二阱罩住有源器件，并且连接到第二阱电势；以及

一第二导电类型的掩埋层，形成在第一阱下方，至少部分重叠包围着所述第一阱的第二阱。

所述的掩埋层与第二阱接触。

所述的掩埋层形成在第二阱周围，但不与第二阱接触。

所述的掩埋层与整个第二阱重叠。