[发明专利]紧凑CMOS器件绝缘结构

权利要求书

1.一种集成电路，其特征在于，包括：

一第一导电类型轻掺杂的半导体层；

一第一导电类型的第一阱，形成在半导体层中，所述的第一阱罩住有源器件，并且连接到第一阱电势，

一第二导电类型的第二阱，形成在半导体层中并且具有闭合的环形阱结构以包围着所述第一阱，所述第二阱罩住有源器件并且连接到第二阱电势；以及

一第二导电类型的掩埋层，形成在第一阱和第二阱下方的半导体层中，所述的半导体层与第一阱和第二阱间隔开，掩埋层至少部分地与第二阱重叠以围绕第一阱的外围，所述第一阱通过第二阱与半导体层隔离且所述掩埋层形成在所述第一阱下方。

2.如权利要求1所述的集成电路，其特征在于，所述的掩埋层是电浮动的。

3.如权利要求1所述的集成电路，其特征在于，所述的掩埋层通过一耗尽区电连接到第二阱，所述的耗尽区形成在第二阱和掩埋层之间。

4.如权利要求1所述的集成电路，其特征在于，所述的掩埋层围绕第一阱的周边且与整个第二阱重叠。

5.如权利要求1所述的集成电路，其特征在于，所述的半导体层包括：

一第一导电类型的半导体衬底；以及

一第一导电类型的外延层，形成在所述的半导体衬底上，所述的掩埋层形成在半导体衬底上。

6.如权利要求1所述的集成电路，其特征在于，所述的第一阱罩住第二导电类型的MOS晶体管，作为有源器件；

所述的第二阱罩住第一导电类型的MOS晶体管，作为有源器件。

7.如权利要求1所述的集成电路，其特征在于，所述的第一导电类型为P-型，第二导电类型为N-型。

8.如权利要求7所述的集成电路，其特征在于，所述的第一阱的第一阱电势包括第一接地电势，半导体层电连接到第二接地电势，通过第二阱和掩埋层，第一接地电势与第二接地电势隔离。

9.如权利要求8所述的集成电路，其特征在于，所述的第二阱的第二阱电势包括一个正电压源电压。

10.一种集成电路，其特征在于，包括：

多个电路模块，每个电路模块包括形成在第二导电类型的第一阱中的第一导电类型的MOS器件和形成在第一导电类型的第二阱中的第二导电类型的MOS器件，

第一和第二阱形成在第一导电类型的掩埋层之上的半导体层中，第一和第二导电类型的MOS器件相互连接以形成相应的电路模块中的电路，其中在每个电路模块中，

所述第一阱被所述第二阱包围，并通过所述第二阱与所述半导体层隔离，且在所述第一阱下方形成所述掩埋层。

11.如权利要求10所述的集成电路，其特征在于，所述的掩埋层至少部分地与第二阱重叠以围绕第一阱的外围。

12.如权利要求11所述的集成电路，其特征在于，所述的掩埋层围绕第一阱的外围且与第二阱接触。

13.如权利要求11所述的集成电路，其特征在于，所述的掩埋层形成在第一阱和第二阱下方的半导体层中，所述的半导体层与第一阱和第二阱间隔开，所述第一阱通过第二阱与半导体层隔离，且所述掩埋层围绕第一阱且通过耗尽区形成在第一和第二阱之间。

14.如权利要求13所述的集成电路，其特征在于，所述的掩埋层是电浮动的。

15.如权利要求10所述的集成电路，其特征在于，所述的半导体层包括：

一第一导电类型的半导体衬底；以及

一第一导电类型轻掺杂的外延层，形成在所述的半导体衬底上，所述的掩埋层形成在半导体衬底上。