[发明专利]非易失性半导体存储装置与写入方法

说明书

本发明涉及一种非易失性半导体存储装置与写入方法。该非易失性半导体存储装置包括控制处理器、写入控制器、电压产生电路以及切换电路。控制处理器用以产生并输出一控制数据并且实施一程序码以写入数据，其中数据包括一字线指定指令以及一电压源指定数据。写入控制器用以解码控制数据并且产生字线指定指令的一控制信号以及电压源指定数据的一控制信号。电压产生电路用以产生写入数据的多个电压。切换电路用以依据字线指定指令的控制信号以及电压源指定数据的控制信号，选择多个电压之中对应电压源指定数据的一电压，并且对应字线指定指令输出选择的电压。

技术领域

本发明涉及一种非易失性半导体存储装置(EEPROM)以及其写入方法，能够用以电性写入或擦除例如快闪存储器等。

背景技术

广为人知的高密度集成NAND型非易失性半导体存储装置是由NAND串接所组成，其中NAND串包括位于位线与源极线(举例而言，如参考文件1～4所述)之间的多个存储单元晶体管(以下称为存储单元)。

在一般的NAND型非易失性半导体存储装置中，对于擦除而言，举例来说，于半导体基板施加20V的高电压，以及于字线施加0V。因此，电子从浮动栅极被逐出到电荷累积层，例如多晶硅等等，而临界电压低于擦除临界电压(例如-3V)。另一方面，对于写入(编程)而言，施加0V于半导体基板，并且举例而言，施加20V于控制栅极。因此，借助从半导体基板注入电子到浮动栅极，临界电压大于写入临界电压(例如1V)。存储单元接收上述临界电压，并且施加介于写入临界电压与擦除临界电压之间的读取电压(例如0V)于控制栅极来决定状态，以及借助是否电流流经存储单元来决定状态。因此，在NAND串之内串接的存储单元之中，对选择的存储单元进行写入。对于未选择的存储单元，则施加通过电压(例如8V)于其字线。

在上述所组成的非易失性半导体存储装置中，对写入目标的存储单元进行编程操作来执行写入。因为电子注入到存储单元晶体管的浮动栅极，造成临界电压的增加。然后，即使施加于栅极的电压低于临界电压，电流也不会流过。因此，能够达成写入数据“0”的状态。一般而言，写入特性与擦除状态的存储单元的临界电压是不对等的。然后，施加预设写入电压以进行编程操作，临界电压大于验证的验证电压，并且写入后的存储单元的临界电压的分布范围具有一定程度的宽度。

在多位阶存储单元的非易失性半导体存储装置中，能够在存储单元设定多个位阶的临界电压，而临界电压分布广泛，使得在相邻位阶数值之间的窄间距进行数据的记录变得困难。在参考文件5所提出的解决方法中，提出一种非易失性存储核心电路，借助设定存储单元的多个不同的临界电压来记录多个位阶，并且提供一控制电路来控制对所包括的存储核心电路所进行的写入。控制电路的特性在于，以一临界电压对存储单元进行编程时，以上述临界电压所设定的存储单元还有以高于上述临界电压所设定的存储单元，两者都被上述临界电压所编程，并且被小于上述不同临界电压的临界电压所依序编程(写入)。

然而，在编程非易失性半导体存储装置时，会发生编程干扰的现象。详细而言，有些不好的操作模式会以编程操作而增加临界电压。对于相同字线(控制栅极)频繁重复的编程，非写入存储单元与共用字线的非选择存储单元的高编程电压会造成临界电压的增加。此外，写入时选择NAND串的未选择字线的通过电压也会造成临界电压的增加。进一步而言，在近年来尺寸缩减的NAND串之中，也出现了热载子所造成的临界电压的增压，上述热载子的产生是因为施加到未选择字线的通过电压的升压通道电压(boosted channel voltage)以及施加到上述选择字线的编程电压所造成。

相关前案

[参考文件1]JP H9-147582

[参考文件2]JP2000-285692

[参考文件3]JP2003-346485

[参考文件4]JP2001-028575

[参考文件5]JP2001-325796