[发明专利]半导体存储器件

说明书

本公开的各个实施例提供的半导体存储器件可以增加写入裕度并且抑制芯片面积的增加。该半导体存储器件包括：多个存储器单元，按矩阵布置；多个位线对，对应于存储器单元的每一列而布置；写入驱动器电路，其根据写入数据来将数据传输至所选列的位线对；以及写入辅助电路，其将在所选列的位线对中的在低电位侧上的位线驱动至负电压电平。该写入辅助电路包括：第一信号布线；第一驱动器电路，其根据控制信号来驱动第一信号布线；以及第二信号布线，其耦合至在低电位侧上的位线，并且基于与第一信号布线的接线间耦合电容、通过第一驱动器电路的驱动，来生成负电压。

相关申请的交叉引用

2014年3月25日提交的日本专利申请第2014-061812号的公开的包括说明书、附图和摘要的全文以引用的方式全部并入本文。

技术领域

本发明涉及一种半导体存储器件，尤其涉及一种SRAM(静态随机存储器)。

背景技术

推进晶体管元件的小型化的目的在于获得高集成度。伴随着小型化，制造差异(manufacturing variation)变大，导致晶体管元件的属性存在显著差异。伴随着小型化，在确保可靠性并且降低电压以减少功耗方面也有所进步。为此，出现了SRAM的写入裕度(write margin)降低的问题。

针对该问题，提出了通过在写入的时候将位线设置为负电压以便改进存储器单元的存取MOS晶体管的电流驱动能力、来防止写入操作的故障的一种方法(专利文件1和2、非专利文件1和2)。

专利文件1公开了一种方法，其中在每个位线对中设置由升压电容器和用于驱动该升压电容器的反相器组成的升压电路，并且选择和驱动在位线的设置为接地电压的一侧的升压电路。

专利文件2公开了一种方法，其中由升压电容器和用于驱动该升压电容器的反相器组成的升压电路经由开关耦合至位线对中的每一个位线，并且通过选择在位线的被驱动至接地电位的一侧的开关而传输负电压。

非专利文件1公开了以下方法：将反相器设置到每个位线，作为写入驱动器电路。使两个写入反相器的源极短路并且经由功率开关耦合至低电压侧电源VSS。将升压电容器耦合至写入反相器的短路源极。当功率开关关闭时，仅仅在输出接地电压的一侧的反相器的输出节点是浮置的。然后，经由写入反相器的输出接地电压的NMOS和Y开关将经升压的负电压传输至位线。

非专利文件2公开了一种针对双端口SRAM的方法，其中位线根据写入数据将被动至接地电压，然后被浮置，随后经由升压电容器升压至负电压。

[专利文件]

(专利文件1)日本专利公开第2002-298586号

(专利文件2)日本专利公开第2009-295246号

[非专利文件]

(非专利文件1)J.Chang等人的“A 20nm 112Mb SRAM Design in High K/MetalGate Technology with Assist Circuitry for Low Leakage and Low VminApplications”，ISSCC'13。

(非专利文件2)D.P.Wang等人的“A 45nm Dual-Port SRAM with Write and ReadCapability Enhancement at Low Voltage”，SOC Conference,2007 IEEEInternational。

发明内容

另一方面，当存在具有不同位线长度的IP时，比如编译的存储器(compiledmemory)，位线电容随着位线的长度而变化。因此，有必要形成单独地对应于位线长度的升压电容器；因此，这就使得有可能增加芯片面积。