[发明专利]具有带冗余位的非二进制电容阵列的模数转换器及芯片

权利要求书

1.一种带冗余位的非二进制电容阵列，用于对模拟信号进行采样，其特征在于：所述非二进制电容阵列至少包括一共模电压端、模拟信号输入端、及至少一个冗余位电容和多个电容，所述至少一个冗余位电容和多个电容中的每个电容均并联设置于共模电压端和模拟信号输入端之间，并以最高位到最低位/最低位到最高位的顺序对设置于所述共模电压端和模拟信号输入端之间的所有电容进行依次标记，且最低位电容至任一位电容所对应的容值总和必须大于等于与所述任一位电容相邻的高一位电容所对应的电容容值，并设定所述至少一个冗余位电容和多个电容中的每个电容的容值与单位电容的容值之比为正整数；

所述至少一个冗余电容在进行模拟信号采样时两端分别连接所述共模电压端，且所述多个电容中的每个电容在进行模拟信号采样时两端分别对应连接于所述共模电压端和模拟信号输入端。

2.根据权利要求1所述的带冗余位的非二进制电容阵列，其特征在于，每个所述冗余位电容的容值大于等于其他所述多个电容中的最小电容值，且小于等于其他所述多个电容中的最大电容值。

3.根据权利要求1所述的带冗余位的非二进制电容阵列，其特征在于，所述至少一个冗余位电容的个数小于所述多个电容的个数。

4.一种带冗余位的非二进制电容阵列，用于对模拟信号进行采样，其特征在于：所述非二进制电容阵列至少包括一共模电压端、模拟信号输入端、及至少一个冗余位电容和多个电容，所述至少一个冗余位电容和多个电容中的每个电容均并联设置于共模电压端和模拟信号输入端之间，并以最高位到最低位/最低位到最高位的顺序对设置于所述共模电压端和模拟信号输入端之间的所有电容进行依次标记，且最低位电容至任一位电容所对应的容值总和必须大于等于与所述任一位电容相邻的高一位电容所对应的电容容值，并设定所述至少一个冗余位电容和多个电容中的每个电容的容值与单位电容的容值之比为正整数；

所述至少一个冗余电容和多个电容中的每个电容在进行模拟信号采样时两端依次对应连接于所述共模电压端和模拟信号输入端。

5.根据权利要求4所述的带冗余位的非二进制电容阵列，其特征在于，每个所述冗余位电容的容值大于等于其他所述多个电容中的最小电容值，且小于等于其他所述多个电容中的最大电容值。

6.根据权利要求4所述的带冗余位的非二进制电容阵列，其特征在于，所述至少一个冗余位电容的个数小于所述多个电容的个数。

7.一种带冗余位的非二进制逐次逼近型模数转换器，其特征在于，包括：

逐次逼近开关；

权利要求1-6任一项的所述带冗余位的非二进制电容阵列，用于对模拟信号进行采样并得到对应的采样信号；

比较器，输入端连接所述非二进制电容阵列，输出端通过所述逐次逼近开关连接所述共模电压端，所述比较器用于对所述非二进制电容阵列所输出的采样信号进行逐次逼近比较，并予以输出二进制的数字信号；

重构模块，输入端连接所述比较器的输出端，用于对所述数字信号进行加法重构并予以输出二进制的数字转换信号；

溢出判断模块，输入端连接于所述重构模块的输出端，用于对所述重构模块所输出的的数字转换信号进行高位溢出判断和低位溢出判断后予以修正输出。

8.根据权利要求7所述的带冗余位的非二进制逐次逼近型模数转换器，其特征在于，所述重构模块为全加器。

9.一种模数转换芯片，其特征在于，具有权利要求1-6中任一项所述的带冗余位的非二进制电容阵列。

10.一种模数转换芯片，其特征在于，具有权利要求7或8中所述的带冗余位的非二进制逐次逼近型模数转换器的电路结构。