[发明专利]混合型三维印录存储器

说明书

技术领域

本发明涉及集成电路存储器领域，更确切地说，涉及三维存储器（3D-M）。

背景技术

三维印录存储器（3D-P）—也被称为三维掩膜编程只读存储器（3D-MPROM）—是一种单体（monolithic）半导体存储器，它含有多个相互堆叠的存储元。美国专利5,835,396披露了一种3D-P (即3D-MPROM)。它含有一衬底电路0K及堆叠在其上的存储层10、20（图1A）。衬底电路0K含有存储层10、20的解码器14、24。一层平面化的绝缘介质0d覆盖衬底电路0K，第一存储层10堆叠在绝缘介质层0d上，第二存储层20堆叠在第一存储层10上。第一存储层10通过接触通道孔13a与衬底电路0K耦合，第二存储层20通过接触通道孔23a与衬底电路0K耦合。

每个存储层（如10、20）含有至少一个存储阵列（如100A、200A）。每个存储阵列（如100A）含有多条顶地址线（即y地址线，如12a-12d、22a-22d）、多条底地址线（即x地址线，如11a、21a）和多个位于顶地址线和底地址线交叉处的存储元（如1aa-1ad、2aa-2ad）。在每个存储阵列（如100A）中，所有的地址线（如11a、12a-12d）都是连续的。

一个3D-P芯片1000含有多个存储块1aa、1ab… 1dd（图1B）。图1A中显示的结构是存储块1aa的一部分。在存储块1aa的最高存储层20中，所有的地址线21a、22a-22d都是连续的、并在存储块1aa的边缘或其附近截止。在现有技术中，3D-P芯片1000中所有存储块（如1aa-1dd）都具有相同大小；在每个存储块100中，所有存储层（如10、20）中的存储阵列（如100A、200A）也具有相同大小。

随着3D-P存储内容的增加（3D-P的单芯存储容量可达到1Tb），3D-P中将存储各种内容，包括对读取速度要求不高的多媒体内容（如数码书籍、数码地图、音乐、电影、和/或视频等）和对读取速度要求较高的软游内容（如操作系统、软件、和/或游戏等）。现有技术将这些对速度要求各自不同的内容集成在同一3D-P芯片上，且采用相同大小的存储块和存储阵列。这会导致诸多问题：如果存储阵列太小，较低的阵列效率导致芯片成本过高；如果存储阵列太大，较慢的读取速度不能满足软游内容对速度的要求。

发明内容

本发明的主要目的是优化三维印录存储器（3D-P）的阵列效率和读取速度。

为了实现这些以及别的目的，本发明提出一种混合型三维印录存储器（3D-P）。它充分利用了存储在3D-P中内容已知的事实，根据每个内容所需的读取速度来调整存储该内容之存储阵列的大小。不需要高速读取的多媒体内容（如数码书籍、数码地图、音乐、电影、和/或视频等）存储在大存储块和/或大存储阵列中，需要高速读取的软游内容（如操作系统、软件、和/或游戏等）存储在小存储块和/或小存储阵列中。在一个实施例中，这些具有不同大小的存储块可以肩并肩地排列在一起。在另一实施例中，一个大存储阵列下面可以含有多个肩并肩排列的小存储阵列。

相应地，本发明提出一种混合型三维印录存储器（3D-P），其特征在于包括：一第一存储块(1a)，该第一存储块(1a)存储多媒体内容；一第二存储块(1ac)，该第二存储块(1ac)存储软游内容；该第一存储块(1a)比该第二存储块(1ac)大。

本发明还提出一种混合型三维印录存储器（3D-P），其特征在于包括：一第一存储阵列(200A)，该第一存储阵列(200A)存储多媒体内容；一第二存储阵列(100A)，该第二存储阵列(100A)存储软游内容；该第一存储阵列(200A)比该第二存储块(100A)大。

附图说明

图1A是一种现有技术中三维印录存储器（3D-P）的截面图；图1B是一现有技术中3D-P的芯片示意图。

图2显示阵列效率、读取速度与阵列大小之间的关系。

图3是第一种混合型3D-P的芯片示意图。

图4是第二种混合型3D-P的芯片截面图。

注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。

具体实施方式

图2显示阵列效率、读取速度与阵列大小之间的关系。对于小存储阵列，由于每个存储阵列的周边电路大小基本固定，故阵列效率较低。随着存储阵列的变大，虽然阵列效率增加了，但是由于寄生电阻和电容增加，读取速度降低。