[发明专利]一种半速率随机数据相位检测电路

权利要求书

1.一种半速率随机数据相位检测电路，其特征在于，包括：

第一NMOS晶体管Mn1、第二NMOS晶体管Mn2、第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、20ps延时单元Dly_1、20ps延时单元Dly_2、异或门xor、同或门nxor、反相器inv1、反相器inv2；

其中，所述20ps延时单元Dly_1的输入端接输入数据data；所述20ps延时单元Dly_1的输出端接延时数据Dd；所述异或门xor的两个输入端分别接输入数据data和延时数据Dd；所述反相器inv1的输入端接异或门xor的输出端；所述第一NMOS晶体管Mn1的栅极接90°相位时钟clkq+；所述第一NMOS晶体管Mn1的漏极接所述异或门xor的输出端；所述第一NMOS晶体管Mn1的源极接地电平；所述第二PMOS晶体管Mp2的栅极接所述反相器inv1的输出端；所述第二PMOS晶体管Mp2的源极接输入时钟clk；所述第二PMOS晶体管Mp2的漏极接控制电压Vc；所述20ps延时单元Dly_2的输入端接输入数据data；所述20ps延时单元Dly_2的输出端接延时数据Dd；所述同或门nxor的两个输入端分别接输入数据data和延时数据Dd；所述反相器inv2的输入端接同或门nxor的输出端；所述第一PMOS晶体管Mp1的栅极接270°相位时钟clkq-；所述第一PMOS晶体管Mp1的漏极接所述同或门nxor的输出端；所述第一PMOS晶体管Mp1的源极接电源电压VDD；所述第二NMOS晶体管Mn2的栅极接所述反相器inv2的输出端；所述第二NMOS晶体管Mn2的源极接输入时钟clk；所述第二NMOS晶体管Mn2的漏极接所述控制电压Vc。

2.如权利要求1所述的一种半速率随机数据相位检测电路，其特征在于，由所述20ps延时单元Dly_1与所述20ps延时单元Dly_2的时延获取所述异或门xor与同或门nxor输出信号的脉冲宽度。

3.如权利要求1所述的一种半速率随机数据相位检测电路，其特征在于，所述反相器inv1与所述反相器inv2，用于控制所述第二PMOS晶体管Mp2与第二NMOS晶体管Mn2栅极信号的驱动强度。

4.如权利要求1所述的一种半速率随机数据相位检测电路，其特征在于，所述第二PMOS晶体管Mp2和第二NMOS晶体管Mn2构成的传输门，用于控制E点和F点脉冲信号对输入时钟clk的采样结果传输到所述控制电压Vc。

5.如权利要求1所述的一种半速率随机数据相位检测电路，其特征在于，所述输入时钟clk和输入数据data为相位检测电路的输入信号，其中，若data超前clk，则对所述控制电压Vc进行减小操作，若data落后clk，则对所述控制电压Vc进行增大操作。