[发明专利]功率半导体装置

说明书

技术领域

本发明涉及功率电子设备，以及更具体来说涉及功率半导体装置。

背景技术

实现本发明的模式

图1中示出发射极切换晶闸管(EST)的截面图，其包括具有发射极侧17和集电极侧12 (这些侧上布置了发射极电极15和集电极电极1)的晶片10。在发射极侧17上，布置了平面栅 电极9，其包括导电栅极层92、导电另一栅极层93和第二绝缘层94，第二绝缘层94将栅极层 92和93与晶片10中的第一或第二导电类型的任何层绝缘以及相互绝缘。

与IGBT中相似，在发射极侧17上，布置了延伸到栅极层91下面的区的n+掺杂源区7 以及包围源区7的p掺杂基极层4。源区7和基极层4在发射极接触区域18处接触发射极电极 15。该装置在发射极侧17上还包括另一n+掺杂源区72，其通过第二绝缘层94与发射极电极 15绝缘。另一源区72从栅极层91下面的区延伸到另一栅极层93(其完全包围栅极层91)下面 的区。朝集电极1，布置了低(n-)掺杂漂移层3和p掺杂集电极层2。

在这个装置中，MOS沟道100可经由基极层4从源区7到另一源区72形成。在该装置 中，采取晶闸管电流通路105的形式的又一沟道在操作期间可经由基极层4从另一源区72到 漂移层3形成。又一晶闸管电流通路可通过漂移层3从基极层4到集电极层2形成。

EST使用级联概念，其中低电压MOSFET与晶闸管结构串联集成，使得通过关断 MOSFET来关断晶闸管。由于短接基极层，在与IGCT相比时，EST提供MOS电压控制接通切换、 更高安全操作区域和处理故障条件。这种装置具有取决于其低电压MOSFET阻断和更高通态 快回（snapback）效应的有限短路能力。

而且，通态损耗因低电压MOSFET沟道100电阻而比现有技术IGCT要高。基极层4在 EST装置中短接，使得晶闸管结构增强效应因空穴排放而降低，并且因此这导致更高通态损 耗。在集电极层2中生成的空穴可在基极层4中直接捕获，并且因此能够不促成源区7中的电 子注入。通态在晶闸管区域被锁存之前遭受快回效应，因为导通最初通过两个沟道发生。

US6169299B1示出具有嵌入p掺杂基极层中的绝缘层的IGBT。源区通过浮动p主 体（body）层与发射区分开。MOS沟道在平面栅电极下面通过主体层从源区到发射极层来形 成。第一晶闸管沟道通过绝缘层和基极层中的开口从发射极层到漂移层来形成。

US5291040A示出具有通过浮动p主体层(其通过又一n掺杂层侧向端接)所包围 的n源区的晶闸管。在p主体层内布置了绝缘层，其将主体层分开为两个区域。连接到发射极 电极的又一p掺杂区形成从p基极层到发射极电极的关断沟道。该装置需要两个不同的栅 极。

发明内容

本发明的一个目的是提供一种功率半导体装置，其避免了在以通态传导电流时通 过空穴排放效应所引起的空穴的任何损耗。

这个目的通过提供一种功率半导体装置来实现，该功率半导体装置至少包括具有 第一导电类型以及与第一导电类型不同的第二导电类型的层的四层结构，所述结构包括按 照下列顺序的层：

-集电极电极，

-第二导电类型的集电极层，

-第一导电类型的漂移层，

-第二导电类型的基极层，

-具有开口的第一绝缘层，

-第一导电类型的发射极层，其中发射极层接触到基极层，并且其中发射极层至少通 过第一绝缘层或基极层其中之一与漂移层分开，

-第二导电类型的主体层，其对发射极层侧向布置，并且该主体层通过第一绝缘层和 发射极层与基极层分开，

-第一导电类型的源区，其通过主体层与发射极层分开，

-发射极电极，其在发射极接触区域处至少由源区接触。

该装置还包括：p掺杂第一层，其接触到发射极电极并且与基极层分开；以及n掺杂 第二层，其布置在第一层与基极层之间，并且其与发射极层和源区分开。

平面栅电极从发射极电极侧向布置，该平面栅电极包括导电栅极层和第二绝缘 层，其将栅极层与第一或第二导电类型的任何层并且与发射极电极绝缘。

MIS沟道可在源区、主体层和发射极层之间形成。第一晶闸管电流通路可通过开口 在发射极层、基极层和漂移层之间形成，以及第二晶闸管电流通路可在基极层、漂移层和集 电极层之间形成。