[发明专利]层叠体、导电性图案、电子电路及层叠体的制造方法在审
| 申请号： | 201480049643.3 | 申请日： | 2014-09-04 |
| 公开（公告）号： | CN105517788A | 公开（公告）日： | 2016-04-20 |
| 发明（设计）人： | 富士川亘;白发润;村川昭;齐藤公惠 | 申请（专利权）人： | DIC株式会社 |
| 主分类号： | B32B1/06 | 分类号： | B32B1/06;B32B5/18;B32B15/08;C25D7/00;H05K3/24;H05K3/38 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 葛凡 |
| 地址： | 日本国*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 层叠 导电性 图案 电子电路 制造 方法 | ||
1.一种层叠体，其特征在于，是在支撑体(A)上形成有多孔状的金 属层(B)、且在所述金属层(B)上形成有金属层(C)的层叠体，
在存在于所述金属层(B)中的空隙中填充有构成金属层(C)的金 属。
2.根据权利要求1所述的层叠体，其中，
在直到存在于所述支撑体(A)与所述金属层(B)的界面附近的所 述金属层(B)中的空隙，填充有构成所述金属层(C)的金属。
3.根据权利要求1所述的层叠体，其中，
构成所述金属层(B)的金属为银，构成所述金属层(C)的金属为 铜。
4.根据权利要求1所述的层叠体，其中，
所述支撑体(A)与所述金属层(B)夹隔着底漆层层叠。
5.一种导电性图案，其特征在于，
包含权利要求1～4中任一项所述的层叠体。
6.一种电子电路，其特征在于，
具有权利要求5所述的导电性图案。
7.一种层叠体的制造方法，其特征在于，
在支撑体(A)上涂布含有纳米尺寸的金属粉及分散剂的流体并进行 烧成而形成金属层(B’)后，将存在于所述金属层(B’)中的包含分散剂 的有机化合物除去而形成空隙，制成多孔状的金属层(B)，然后利用电 镀或无电镀形成所述金属层(C)。
8.根据权利要求7所述的层叠体的制造方法，其中，
所述纳米尺寸的金属粉的形状为粒子状或纤维状。
9.根据权利要求7所述的层叠体的制造方法，其中，
所述纳米尺寸的金属粉为银，
所述金属层(C)为利用电解镀铜形成的铜镀层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于DIC株式会社，未经DIC株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201480049643.3/1.html，转载请声明来源钻瓜专利网。
