[发明专利]具有同级不同电阻器的集成电路

权利要求书

1.一种集成电路，包括：

介电层；

第一电阻器，其设置在所述介电层上方，所述第一电阻器包括第一主体和第一头部，所述第一主体包括底部薄膜层并且不包括中间薄膜层和顶部薄膜层，所述第一头部包括所述底部薄膜层、所述中间薄膜层和所述顶部薄膜层，所述中间薄膜层设置在所述底部薄膜层上方并与所述底部薄膜层形成电连接，并且所述顶部薄膜层设置在所述中间薄膜层上方并与所述中间薄膜层形成电连接；

第二电阻器，其在所述介电层上方，所述第二电阻器包括第二主体和第二头部，所述第二主体和所述第二头部包括所述底部薄膜层、所述中间薄膜层和所述顶部薄膜层；以及

第三电阻器，其设置在所述介电层上方，所述第三电阻器包括第三主体和第三头部，所述第三主体包括所述顶部薄膜层并且不包括所述中间薄膜层。

2.根据权利要求1所述的电路，其中：

所述底部薄膜层包括2纳米至20纳米厚的碳掺杂硅铬；

所述中间薄膜层包括20纳米至200纳米厚的氮化钛；以及

所述顶部薄膜层包括10纳米至100纳米厚的碳掺杂硅铬。

3.根据权利要求1所述的电路，其中所述顶部薄膜层在所述第一头部的末端处与所述中间薄膜层和所述底部薄膜层交叠。

4.根据权利要求1所述的电路，其中介电侧壁围绕所述第一电阻器设置在所述介电层上。

5.根据权利要求4所述的电路，其中所述顶部薄膜层的细丝通过所述介电侧壁与所述第一主体横向分隔。

6.根据权利要求1所述的电路，其中所述中间薄膜层的侧表面从所述第一头部中的所述顶部薄膜层的相应边缘凹进。

7.根据权利要求1所述的电路，其中所述顶部薄膜层在所述第二头部和所述第二主体周围与所述中间薄膜层和所述底部薄膜层交叠。

8.根据权利要求1所述的电路，其中所述中间薄膜层的侧表面从所述第二头部和所述第二主体中的所述顶部薄膜层的相应边缘凹进。

9.根据权利要求1所述的电路，其中所述第三头部包括所述中间薄膜层和所述底部薄膜层。

10.根据权利要求1所述的电路，其中所述第三主体不包括所述底部薄膜层，并且所述第三头部不包括所述底部薄膜层和所述中间薄膜层。

11.一种形成集成电路的方法，包括：

在所述集成电路的现有顶表面处形成介电层；

在所述介电层上方形成底部薄膜层；

在所述底部薄膜层上方形成中间薄膜层，所述中间薄膜层与所述底部薄膜层形成电连接；

在第三电阻器的第三主体的区域中去除所述中间薄膜层和所述底部薄膜层，并且在第一电阻器的第一主体的区域和第一头部的区域以及第二电阻器的第二主体的区域和第二头部的区域中留下所述中间薄膜层和所述底部薄膜层；

在所述集成电路的现有顶表面上方形成顶部薄膜层，所述顶部薄膜层与所述中间薄膜层形成电连接；以及

在所述第一主体的所述区域中去除所述顶部薄膜层和所述中间薄膜层，并且在所述第一头部的所述区域、所述第二主体的所述区域、所述第二头部的所述区域、所述第三电阻器的所述第三主体的所述区域和第三头部的区域中留下所述顶部薄膜，并且在所述第一主体的所述区域中留下所述底部薄膜层。

12.根据权利要求11所述的方法，其中去除所述顶部薄膜层和所述中间薄膜层的步骤是使用与所述第一头部的所述区域的末端交叠的蚀刻掩模来执行的，使得所述顶部薄膜层在所述第一头部的所述末端处与所述中间薄膜层和所述底部薄膜层交叠。

13.根据权利要求12所述的方法，进一步包括：

在去除第三电阻器的第三主体的区域中的所述中间薄膜层和所述底部薄膜层并且留下在第一电阻器的第一主体的区域和第一头部的区域以及第二电阻器的第二主体的区域和第二头部的区域中的所述中间薄膜层和所述底部薄膜层的步骤后，在所述中间薄膜层和所述底部薄膜层上方共形地形成侧壁介电层；和

在形成所述顶部薄膜层的步骤之前，从所述中间薄膜层和所述介电层的水平表面去除所述侧壁介电层，以便在所述中间薄膜层和所述底部薄膜层的侧表面上留下介电侧壁。