[发明专利]一种扇出型圆片级芯片封装方法

说明书

技术领域

本发明涉及集成电路封装技术领域，尤其涉及一种扇出型圆片级芯片封装方法。

背景技术

在当前的半导体行业中，电子封装已经成为行业发展的一个重要方面。几十年的封装技术的发展，使高密度、小尺寸的封装要求成为封装的主流方向。扇出WLP是在晶圆一级加工的埋置型封装，也是一个I/O数量大，集成灵活性高的主要先进封装工艺。而且，它能在一个封装内实现垂直和水平方向多芯片集成且不用衬底。这样，扇出WLP技术目前正在发展成为下一代封装技术，如多芯片、低剖面封装和3DSip。随着电子产品向更薄、更轻、更高引脚密度、更低成本方面发展，采用单颗芯片封装技术已经逐渐无法满足产业需求，一种新的封装技术即圆片级封装技术的出现为封装行业向低成本封装发展提供了契机。

目前，圆片级扇出(Fan-out)结构，其通过重构圆片和圆片级再布线的方式，实现芯片扇出结构的塑封，最终切割成单颗封装体，但其仍存在如下不足：

1)、扇出(Fan-out)结构较为单一，应用不够广泛；

2)、I/O端密度相对较低；

3)、现有工艺不利于产品的低成本化。

如CN102881644A公开了一种圆片级芯片封装方法，其工艺步骤如下：步骤一：取集成了芯片电极及芯片感应区的芯片本体组成的晶圆；步骤二：通过健合工艺将盖板与晶圆T1通过隔离层粘接在一起；步骤三：将上述结构上下翻转180°，通过磨片、干法刻蚀或湿法腐蚀方法，将晶圆减薄到设定厚度；步骤四：对上述结构依次通过光刻、干法刻蚀、去除光刻胶、再次干法刻蚀的方法，形成喇叭形的硅通孔，所述硅通孔的顶部直达芯片电极的下表面；步骤五：在硅通孔内部及芯片本体下表面通过化学气相沉积(CVD)的方法，形成绝缘层；步骤六：通过干法刻蚀的方法，使芯片电极的下表面露出绝缘层；步骤七：在芯片电极的下表面和在绝缘层上依次通过溅射、光刻、电镀、光刻胶剥离以及金属刻蚀工艺，或者通过溅射、光刻、金属刻蚀及化学镀工艺，形成选择性的金属线路层；步骤 八：在所述绝缘层和金属线路层上通过光刻工艺选择性地形成线路保护层，并在所述金属线路层的露出线路保护层的地方印刷焊料或电镀焊料或植放焊球，然后使焊料或焊球通过回流的方法形成与金属线路层连接的焊球；步骤九：将上述晶圆进行切割，形成单颗的圆片级喇叭形孔芯片封装结构。其利用盖板但是最后并没有去除盖板，不利于低成本且和应用于各种封装形式以及较高的精准度。

又如CN103552977A公开了一种微机电系统晶圆级封装结构及封装方法，其包括以下步骤：①准备光学玻璃和环氧树脂基板，根据待封装的晶圆的形状将环氧树脂基板裁切形成和晶圆外形大小一致的环氧树脂圆片，然后在该裁切好的环氧树脂圆片上打孔形成若干个通孔，且通孔的位置分别对应晶圆上的每个芯片位置；②将上述晶圆、环氧树脂圆片和光学玻璃按顺序压合形成一体，且该晶圆的IC面正对环氧树脂圆片，以及该晶圆的IC位置分别对应所述环氧树脂的通孔位置。其采用环氧树脂作为封装材料强度偏低，使扇出(Fan-out)结构的支撑强度不够，在薄型封装中难以应用，而且其I/O端密度相对较低，待封装芯片在塑封工艺中容易出现偏移。

发明内容

为克服现有技术中扇出型圆片级芯片封装存在的成本高、I/O端密度相对较低、强度低和结构单一的问题，本发明提供了一种扇出型圆片级芯片封装方法，包括如下步骤：用填料将芯片8、导线9、导电基材2以及载板1进行包封形成塑封层4；去除载板1；在塑封层4和导电基材2的底部填充电介层5。在形成塑封层4之前，还包括步骤：将芯片8正装安装固定在导电基材2上，并设置导线9连接芯片8和键合层3。在将芯片8正装安装固定在导电基材2上之前，还包括步骤：在导电基材2上形成键合层3。

进一步，在导电基材2上形成键合层3之前，还包括步骤：在载板1上形成导电基材2，去除膜料。

在载板1上形成导电基材2的步骤为：在载板1上形成导电基材2；在载板1的导电基材一面进行贴膜，使膜料成一定的形状分布，并通过曝光显影处理去除部分导电基材。也可以是：在载板1上进行贴膜，使膜料成一定的形状分布；在载板1上形成导电基材2，并通过曝光显影处理去除部分导电基材2。