[发明专利]一种扇出型圆片级芯片封装方法有效
| 申请号: | 201410818051.5 | 申请日: | 2014-12-24 |
| 公开(公告)号: | CN104538318A | 公开(公告)日: | 2015-04-22 |
| 发明(设计)人: | 石磊 | 申请(专利权)人: | 南通富士通微电子股份有限公司 |
| 主分类号: | H01L21/56 | 分类号: | H01L21/56;H01L21/60 |
| 代理公司: | 北京驰纳智财知识产权代理事务所(普通合伙) 11367 | 代理人: | 蒋路帆 |
| 地址: | 226004 *** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 扇出型圆片级 芯片 封装 方法 | ||
1.一种扇出型圆片级芯片封装方法,包括如下步骤:用填料将芯片(8)、导线(9)、导电基材(2)以及载板(1)进行包封形成塑封层(4);去除载板(1);在导电基材(2)的底部制作导电层(6)。
2.如权利要求1所述的扇出型圆片级芯片封装方法,其特征在于:在形成塑封层(4)之前,还包括步骤:将芯片(8)正装安装固定在导电基材(2)上,并设置导线(9)连接芯片(8)和键合层(3)。
3.如权利要求2所述的扇出型圆片级芯片封装方法,其特征在于:在将芯片(8)正装安装固定在导电基材(2)上之前,还包括步骤:在导电基材(2)上形成键合层(3)。
4.如权利要求3所述的扇出型圆片级芯片封装方法,其特征在于:在导电基材(2)上形成键合层(3)之前,还包括步骤:在载板(1)上形成导电基材(2),去除膜料。
5.如权利要求4所述的扇出型圆片级芯片封装方法,其特征在于:在载板(1)上形成导电基材(2)的步骤为:在载板(1)上形成导电基材(2);在载板(1)的导电基材(2)一面进行贴膜,经过曝光显影处理去除部分膜料使部分导电基材裸露,并通过曝光显影处理去除裸露部分导电基材(2)。
6.如权利要求4所述的扇出型圆片级芯片封装方法,其特征在于:在载板(1)上形成导电基材(2)的步骤为:在载板(1)上进行贴膜,经过曝光显影处理去除部分膜料使膜料成一定的形状分布;在载板(1)上形成导电基材(2),并通过曝光显影处理去除部分导电基材(2)。
7.如权利要求1‐6任意一项所述的扇出型圆片级芯片封装方法,其特征在于:所述电介层(5)不完全覆盖导电基材(2)。
8.如权利要求7所述的扇出型圆片级芯片封装方法,其特征在于:在电介层(5)和导电基材(2)之间填充导电层(6),使得导电层(6)和导电基材2相连。
9.如权利要求7所述的扇出型圆片级芯片封装方法,其特征在于:继续在塑封层(4)底部填充电介层(5),电介层(5)不完全覆盖导电基材(2),在电介层(5)和导电基材(2)之间填充导电层(6)以形成多层导电层(6),多层导电层(6)紧密相连。
10.如权利要求9所述的扇出型圆片级芯片封装方法,其特征在于:还包括步骤:在塑封层(4)底部对封装芯片(8)进行减薄、切割,形成单颗的扇出型圆片级芯片封装结构,在底部填充的导电层(6)底部位置设置锡球(7)。
11.一种扇出型圆片级芯片封装方法,包括如下步骤:在载板(1)上布置焊盘;将芯片(8)倒装固定于焊盘上;用填料将芯片(8)、焊盘以及载板(1)包封形成塑封层(4);去除载板1;在塑封层(4)底部填充电介层(5),电介层(5)不完全覆盖焊盘,在电介层(5)和焊盘之间填充导电层(6)以形成多层导电层6,多层导电层(6)紧密相连。
12.如权利要求11所述的扇出型圆片级芯片封装方法,其特征在于:还包括步骤:在导电层(6)底部设置焊接锡球(7)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南通富士通微电子股份有限公司;,未经南通富士通微电子股份有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410818051.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种单面镀镍邦定方法
- 下一篇:低导通电阻LDMOS 的结构及制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





