[发明专利]具有包括突出底部的栅极间隔件的半导体器件结构及其形成方法

说明书

本发明提供了具有包括突出底部的栅极间隔件的半导体器件结构及其形成方法。提供了半导体器件结构及其形成方法。该半导体器件结构包括衬底和形成在衬底上的栅极堆叠结构。该半导体器件结构还包括形成在栅极堆叠结构的侧壁上的栅极间隔件，并且栅极间隔件包括顶部和与顶部邻接的底部，底部倾斜至衬底的顶面。该半导体器件结构还包括形成为与栅极间隔件相邻的外延结构，并且外延结构形成在栅极间隔件的下方。

技术领域

本发明涉及具有包括突出底部的栅极间隔件的半导体器件结构及其形成方法。

背景技术

半导体器件被用于各种电子应用，诸如个人计算机、移动电话、数码相机和其他电子设备。半导体器件通常通过在半导体衬底上方顺序沉积绝缘或介电层、导电层和半导体材料层并且使用光刻图案化各个材料层以在其上形成电路部件和元件来制造。通常在单个半导体晶圆上制造许多集成电路，并且晶圆上的各个管芯通过沿着划线在集成电路之间锯切而分割开。例如，通常在多芯片模块中单独封装各个管芯或者以其他类型的封装来封装各个管芯。

具有应激源区域的MOSFET通常通过使用外延生长的半导体材料形成源极和漏极部件来形成。实施用于源极和漏极部件的形状、结构和材料的各种技术来进一步提高晶体管器件性能。

尽管现有的方法一般足够满足其预期的目的，但不是在所有方面都完全令人满意。

发明内容

为克服现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件结构，包括：

衬底；

栅极堆叠结构，形成在衬底上；

栅极间隔件，形成在栅极堆叠结构的侧壁上，其中，栅极间隔件包括顶部和与顶部邻接的底部，并且底部倾斜至衬底的顶面；以及

外延结构，形成为与栅极间隔件相邻，外延结构形成在栅极间隔件的下方。

根据本发明的一个实施例，栅极间隔件的顶部具有第一外表面，栅极间隔件的底部具有第二外表面，第一外表面和第二外表面之间的角度在大约90度至大约178度的范围内。

根据本发明的一个实施例，顶部具有一致的厚度。

根据本发明的一个实施例，栅极间隔件的底部具有与衬底直接接触的底面，并且底面具有最大厚度。

根据本发明的一个实施例，最大厚度在大约5nm至大约12nm的范围内。

根据本发明的一个实施例，外延结构包括硅锗(SiGe)结构。

根据本发明的一个实施例，外延结构在衬底的顶面上方具有突起高度，突起高度在大约12nm至大约21nm的范围内。

根据本发明的一个实施例，栅极间隔件的底部朝着衬底逐渐增加。

根据本发明的另一方面，提供了一种半导体器件结构，包括：

衬底；

第一栅极堆叠结构和第二栅极堆叠结构，形成在衬底上；

第一栅极间隔件，形成在第一栅极堆叠结构的侧壁上，第一栅极间隔件包括顶部和突出的底部；

第二栅极间隔件，形成在第二栅极堆叠结构的侧壁上；

第一外延结构，形成为与第一栅极堆叠结构相邻，突出的底部与第一外延结构直接接触；以及

第二外延结构，形成为与第二栅极堆叠结构相邻。

根据本发明的一个实施例，第一栅极堆叠结构为PMOS栅极堆叠结构，第二栅极堆叠结构为NMOS栅极堆叠结构。

根据本发明的一个实施例，第一外延结构为硅锗(SiGe)，第二外延结构为硅磷(SiP)。