[发明专利]半导体器件

说明书

技术领域

本发明涉及一种半导体器件，特别是涉及一种包含FinFET工艺独 立栅反相器的半导体器件。

背景技术

CMOS数字IC的设计通常可以分为全定制设计和半定制设计。全 定制设计是一种基于晶体管级的设计方法，电路的所有器件、互连和 版图均都采用直接设计。例如针对每个MOSFET定制其特有的长宽比 等参数、针对每条关键路径通过调节布线的多晶硅掺杂浓度或者金属 材质、宽度等参数进而调节其具体的寄生散布参数。全定制设计能够 更好提高器件性能，但是耗时较多，难以完全实现自动化设计。半定 制设计可以是基于门阵列或者基于标准单元库的设计。

标准单元库是VLSI自动化设计的基础，是指把电路设计中一些基 本逻辑单元，诸如门电路、多路开关、触发器等，按照最佳设计原则 设计，在进行IC设计时，仅需要根据电路要求从标准库中调用所需的 标注单元，即能进行自动逻辑综合和自动布局布线。应用优化的标准 库能够自动进行逻辑综合和版图布局布线，提高设计效率。

一种基于标准单元库的传统的CMOS反相器的器件原理图如图 1A所示，其相应的版图结构设计如图1B所示。其中，PMOS器件的衬 底电压连接高电位VDD，而NMOS器件衬底电压连接低电位GND。

另一方面，随着器件尺寸等比例缩减至22nm技术以及以下，诸 如鳍片场效应晶体管(FinFET)和三栅(tri--gate)器件的三维多栅 器件成为最有前途的新器件技术之一，这些结构增强了栅极控制能 力、抑制了漏电与短沟道效应。FinFET和三栅器件与平面CMOS器件 不同，是三维(3D)器件。通常，通过选择性干法或者湿法刻蚀在体 衬底或者SOI衬底上形成半导体鳍片，然后横跨鳍片而形成栅极堆叠。 三维三栅晶体管在垂直鳍片结构的三个侧边上均形成了导电沟道，由 此提供了“全耗尽”运行模式。三栅晶体管也可以具有连接起来的多 个鳍片以增大用于更高性能的总驱动能力。

然而，由于FinFET器件持续缩小，传统的如图1A、图1B所示的 反相器电路结构很难满足三维FinFET器件的性能需求。在FinFET工 艺中，由于短沟道效应，需要更大的栅驱动能力和更低的漏电流。而 传统的反相器衬底简单连接至VDD或GND，对于栅极阈值电压的调控 有限，在小尺寸FinFET结构中难以获得所需的功函数；此外，衬底与 鳍片中源漏区之间电压差无法精确控制，容易在某些导电条件下造成 衬底穿通而发生较大的泄漏，影响器件的性能。

发明内容

由上所述，本发明的目的在于克服上述技术困难，改进FinFET器件 的版图设计方法，以有效地提供更大的栅驱动能力和更低的漏电流。

为此，本发明提供了一种半导体器件，包括一个或多个FinFET 反相器，每个FinFET反相器包括至少一个PFinFET和至少一个 NFinFET，PFinFET和NFinFET每一个均包括：多个鳍片结构，沿第 一方向延伸；第一栅极，沿第二方向延伸而跨越多个鳍片结构；第二 栅极，与第一栅极平行而跨越多个鳍片结构；源区和漏区，分布在多 个鳍片结构中并且在第一栅极、第二栅极的两侧；其中，PFinFET和 NFinFET的第一栅极连接至输入节点，PFinFET和NFinFET的漏区连 接至输出节点，PFinFET的源区连接至电源电压，NFinFET的源区接 地；其中，PFinFET和NFinFET的第二栅极分别连接至第一控制电压 和第二控制电压。

其中，第一控制电压大于第二控制电压。

其中，多个FinFET反相器中各个PFinFET的栅极功函数相互相等 或不相等，各个NFinFET的栅极功函数相互相等或不相等。

其中，通过控制各个第一栅极和/或各个第二栅极的掺杂和/或金 属材料来调节栅极功函数。

其中，通过调节各个第一栅极的分布路线以及源漏区掺杂而调节 延迟时间。

依照本发明的半导体器件，将PFinFET和NFinFET的控制栅各自 独立连接，通过后栅偏压改变前栅的阈值电压，有效控制器件的关断 电流，提供更大的栅驱动能力和更低的漏电流。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1A为依照现有技术的CMOS反相器的等效电路原理图；

图1B为依照现有技术的CMOS反相器的版图结构；