[发明专利]一种阵列基板及显示装置

权利要求书

1.一种阵列基板，包括多个在行方向和列方向矩阵排列的像素单元，其特征在于：

在相邻的像素单元列和/或像素单元行之间，所述阵列基板设置有第一电极线，第二电极线，以及至少一个防静电击穿保护结构：

在所述防静电击穿保护结构所在位置处，所述阵列基板包括：

衬底基板，位于所述衬底基板之上的栅电极图案，所述栅电极图案与所述第一电极线电连接，所述第一电极线为栅线或数据线；

位于栅电极图案之上的栅绝缘层；

位于栅绝缘层之上的有源层图案；

位于有源层图案之上的源漏金属层，所述源漏金属层包括源电极图案和漏电极图案，其中，源电极图案与所述第一电极线电连接，漏电极图案与所述第二电极线电连接，所述第二电极线为空闲数据线，所述空闲数据线，与设置于阵列基板非显示区域的公共线电连接。

2.如权利要求1所述的阵列基板，其特征在于，还包括：

位于所述源漏金属层之上的钝化层。

3.如权利要求1所述的阵列基板，其特征在于，所述第一电极线通过形成于栅绝缘层中的第一过孔，与所述栅电极图案电连接。

4.如权利要求2所述的阵列基板，其特征在于，在防静电击穿保护结构所在位置处，所述阵列基板还包括：

位于所述栅电极图案上方且形成于钝化层、第一电极线、栅绝缘层中的第一过孔；

位于所述第一电极线上方且形成于钝化层中的第二过孔；

位于钝化层之上的导电图层，所述导电图层覆盖所述第一过孔和第二过孔所在位置处裸露的图层，所述第一电极线通过所述导电图层与所述栅电极图案电连接。

5.如权利要求1所述的阵列基板，其特征在于，在所述防静电击穿保护结构所在位置处，所述阵列基板还包括：

位于栅绝缘层和有源层图案，与源漏金属层之间的刻蚀阻挡层；

位于所述栅电极图案上方且形成于栅绝缘层和刻蚀阻挡层中的第一过孔，位于有源层图案上方且形成于刻蚀阻挡层中的第二过孔和第三过孔，所述第一电极线通过所述第一过孔与所述栅电极图案电连接，所述源电极图案通过所述第二过孔与所述有源层图案电连接，所述漏电极图案通过所述第三过孔与所述有源层图案电连接。

6.如权利要求2所述的阵列基板，其特征在于，在防静电击穿保护结构所在位置处，所述阵列基板还包括：

位于栅绝缘层和有源层图案，与源漏金属层之间的刻蚀阻挡层，在有源层图案所在位置处，所述刻蚀阻挡层中形成有第一过孔和第二过孔，所述源电极图案通过所述第一过孔与所述有源层图案电连接，所述漏电极图案通过所述第二过孔与所述有源层图案电连接；

位于所述栅电极图案上方且形成于钝化层、第一电极线、刻蚀阻挡层、栅绝缘层中的第三过孔，位于所述第一电极线上方且形成于钝化层中的第四过孔；

位于钝化层之上的导电图层，所述导电图层覆盖所述第三过孔和第四过孔所在位置处裸露的图层，所述第一电极线通过所述导电图层与所述栅电极图案电连接。

7.如权利要求1所述的阵列基板，其特征在于，所述有源层图案的材质为非晶硅材质或铟镓锌氧化物。

8.如权利要求1-6任一项所述的阵列基板，其特征在于，所述相邻的像素单元列包括第一像素单元列和第二像素单元列；

所述第一电极线为用于传输数据信号的数据线；

所述数据线，与位于所述第一像素单元列中的像素单元电连接。

9.如权利要求8所述的阵列基板，其特征在于，所述公共线为环绕阵列基板显示区域的闭合线圈；

当阵列基板中存在多根空闲数据线时，多跟空闲数据线均与所述公共线电连接。

10.如权利要求1所述的阵列基板，其特征在于，所述源电极图案通过形成于栅绝缘层中的第一过孔与所述第一电极线电连接，所述漏电极图案通过形成于栅绝缘层中的第二过孔与所述第二电极线电连接。