[发明专利]一种半导体器件及其制造方法、电子装置

说明书

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上依次沉积第一栅极介电层和第一栅极材料层；实施离子注入并退火，以在第一栅极材料层的上部形成掺杂离子层；在第一栅极材料层上沉积第二栅极材料层，并在半导体衬底中形成隔离结构；在第二栅极材料层的靠近隔离结构的部分上形成牺牲侧墙，所述牺牲侧墙之间的开口构成后续形成的凹槽的顶部开口图案；形成用于填充第三栅极材料层的侧壁呈阶梯状的凹槽，露出第一栅极材料层；依次形成第三栅极介电层和第三栅极材料层，以填充所述凹槽。根据本发明，通过增大浮栅和控制栅的接触面积，来提高闪存的耦合比，进而提升闪存的性能。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

用于对信息进行非易失性存储的存储器件被广泛应用，这些器件包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存(FLASH)等。

对于闪存而言，高耦合比(high coupling ratio)意味着低操作电压和低功耗。采用制作闪存的浮栅和控制栅的现有技术制备的闪存的耦合比较低，无法进一步提升闪存的性能。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次沉积第一栅极介电层和第一栅极材料层；实施离子注入并退火，以在所述第一栅极材料层的上部形成掺杂离子层；在所述第一栅极材料层上沉积第二栅极材料层，并在所述半导体衬底中形成隔离结构；在所述第二栅极材料层的靠近所述隔离结构的部分上形成牺牲侧墙，所述牺牲侧墙之间的开口构成后续形成的凹槽的顶部开口图案；形成用于填充第三栅极材料层的侧壁呈阶梯状的凹槽，露出所述第一栅极材料层；依次形成第三栅极介电层和第三栅极材料层，以填充所述凹槽。

在一个示例中，所述离子注入的离子为锗离子。

在一个示例中，形成所述隔离结构的工艺步骤包括：在所述第二栅极材料层上形成具有所述隔离结构的图案的掩膜层；以所述掩膜层为掩膜，依次蚀刻所述第二栅极材料层、所述掺杂离子层、所述第一栅极材料层、所述第一栅极介电层和所述半导体衬底，形成用于填充构成所述隔离结构的材料的沟槽；沉积构成所述隔离结构的材料于所述沟槽中，并实施化学机械研磨，直至露出所述掩膜层的顶部；去除所述掩膜层。

在一个示例中，形成所述牺牲侧墙的工艺步骤包括：沉积牺牲层，覆盖所述第二栅极材料层和所述隔离结构；蚀刻所述牺牲层，露出所述隔离结构的同时形成所述牺牲侧墙。

在一个示例中，形成所述凹槽的工艺步骤包括：以所述牺牲侧墙为掩膜，依次蚀刻所述第二栅极材料层和所述掺杂离子层，形成所述凹槽；通过蚀刻去除所述掩膜侧墙。

在一个示例中，对所述第二栅极材料层的蚀刻为干法蚀刻，对所述掺杂离子层的蚀刻为湿法蚀刻。

在一个示例中，所述第一栅极材料层和所述第二栅极材料层构成浮栅，所述第三栅极材料层构成控制栅。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，通过增大浮栅和控制栅的接触面积，来提高闪存的耦合比，进而提升闪存的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：