[发明专利]双顶层选择栅极3DNAND闪存存储器及其形成方法

说明书

技术领域

本发明属于存储器制造技术领域，具体涉及一种DUSG(double up select gate双顶层选择栅极)3D NAND存储器及其形成方法。 

背景技术

BiCS(Bit Cost Scalable)结构是目前的研究非常广泛的三维闪存(3D flash)结构，它与平面结构的存储单元相比，存储密度有了一定程度提高，但随着用户要求的提高，该技术的存储密度提高程度仍然不够理想。 

发明内容

本发明旨在至少解决现有技术中存在的存储密度提高程度仍然不够理想的技术问题。为此，本发明的一个目的在于提出一种存储密度更高的DUSG 3D NAND闪存存储器的形成方法。本发明的另一目的在于提出一种存储密度更高的DUSG 3D NAND闪存存储器。 

为了实现上述目的，根据本发明一个方面的实施例的DUSG 3D NAND闪存存储器的形成方法，可以包括以下步骤：S1.提供衬底；S2.形成底层隔离层和底层选择管栅极层； 

S3.交替形成多组存储管隔离层和存储管栅极层；S4.形成顶层隔离层，所述顶层隔离层的顶表面包括交错出现的多个第一条形区域和多个第二条形区域；S5.在所述多个第一条形区域之上形成多个顶层选择管下栅极条，以及在所述多个第二条形区域之上形成多个顶层选择管下隔离条；S6.在所述多个顶层选择管下栅极条与所述多个顶层选择管下隔离条之上形成夹间隔离层；S7.在所述夹间隔离层之上形成多个顶层选择管上隔离条和多个顶层选择管上栅极条，其中，所述多个顶层选择管上隔离条与所述多个顶层选择管下栅极条分别对齐，所述多个顶层选择管上栅极条与上述多个顶层选择管下隔离条分别对齐；S8.刻蚀形成多组垂直孔，所述多个垂直孔的底部与所述衬底接触，每组所述垂直孔穿经同一个所述顶层选择管上栅极条或者顶层选择管下栅极条；S9.在所述垂直孔的内表面上沉积形成电荷俘获复合层，然后填积多晶硅以形成柱状衬底；S10.对所述底层选择管栅极层、多层所述存储管栅极层、多个所述顶层选择管下栅极条以及多个所述顶层选择管上栅极条分别形成金 属引线，形成与多个所述柱状衬底顶部分别相连的多条位线，以及形成与所述衬底底部相连的源线。 

根据本发明实施例的DUSG 3D NAND闪存存储器的形成方法，采用直接刻蚀深孔引出电极的方法(即刻蚀深孔，然后淀积隔离材料，再刻蚀到需要连接的栅极层，淀积金属材料实现导线引出，完成电学连接)，相比传统刻蚀台阶方法，简化了工艺。而且由于顶层选择管分为上下两层交错隔离分布，相比传统的仅有一层结构依靠刻蚀隔离槽隔开的方案更加节省面积，能够提高存储密度。 

为了实现上述目的，根据本发明二个方面的实施例的DUSG 3D NAND闪存存储器，可以包括：衬底；形成在所述衬底之上的底层隔离层和底层选择管栅极层；形成在所述底层选择管栅极层之上的、交替出现的多组存储管隔离层和存储管栅极层；形成在所述多组存储管隔离层和存储管栅极层之上的顶层隔离层，所述顶层隔离层的顶表面包括交错出现的多个第一条形区域和多个第二条形区域；形成在所述多个第一条形区域之上的多个顶层选择管下栅极条，以及形成在所述多个第二条形区域之上的多个顶层选择管下隔离条；形成在所述多个顶层选择管下栅极条与所述多个顶层选择管下隔离条之上的夹间隔离层；形成在所述夹间隔离层之上的多个顶层选择管上隔离条和多个顶层选择管上栅极条，其中，所述多个顶层选择管上隔离条与所述多个顶层选择管下栅极条分别对齐，所述多个顶层选择管上栅极条与所述多个顶层选择管下隔离条分别对齐；多组柱状结构，每组所述柱状结构穿经同一个所述顶层选择管上栅极条或者顶层选择管下栅极条，其中，所述柱状结构的底部与所述衬底接触，所述柱状结构在径向方向包括外侧的电荷俘获复合层和内侧的柱状衬底；多条金属引线，所述多条金属引线与所述底层选择管栅极层、多层所述存储管栅极层、多个所述顶层选择管下栅极条以及多个所述顶层选择管上栅极条分别相连；与多个所述柱状衬底顶部分别相连的多条位线；以及与所述衬底底部相连的源线。 

根据本发明实施例的DUSG 3D NAND闪存存储器，采用直接刻蚀深孔引出电极，相比传统刻蚀台阶方法，结构更加简单。而且由于顶层选择管分为上下两层交错隔离分布，相比传统的仅有一层结构依靠刻蚀隔离槽隔开的方案更加节省面积，能够提高存储密度。 

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。 

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：