[发明专利]集成电路与其形成方法

说明书

本发明公开一种集成电路与其形成方法，该集成电路包含一基底、一第一晶体管、一第二晶体管以及一第三晶体管。第一晶体管具有一第一金属栅极，其具有一第一底阻障层、一第一功函数金属层以及一第一金属层。第二晶体管具有一第二金属栅极，其具有一第二底阻障层、一第二功函数金属层以及一第二金属层。第三晶体管具有一第三金属栅极，其具有第三底阻障层、一第三功函数金属层以及一第三金属层。第一晶体管、第二晶体管与第三晶体管具有相同导电型，第一底阻障层中氮原子浓度>第二底阻障层中氮原子浓度>第三底阻障层中氮原子浓度。

技术领域

本发明涉及一种集成电路的结构与形成方法，特别是涉及一种具有不同驱动电压的多个晶体管的集成电路，以及其形成方法。

背景技术

在现有半导体产业中，多晶硅广泛地应用于半导体元件如金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管中，作为标准的栅极材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boron penetration)效应导致元件效能降低，及其难以避免的空乏效应(depletion effect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝以新的栅极材料，例如利用具有功函数(work function)金属层的金属栅极来取代传统的多晶硅栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。

一般而言，具有金属栅极的制作方法可大概分为前栅极(gate first)制作工艺及后栅极(gate last)制作工艺两大类。其中前栅极制作工艺会在形成金属栅极后始进行源极/漏极超浅接面活化回火以及形成金属硅化物等高热预算制作工艺，因此使得材料的选择与调整面对较多的挑战。而在后栅极制作工艺中，先形成一牺牲栅极(sacrifice gate)或取代栅极(replacement gate)，并在完成一般MOS晶体管的制作后，将牺牲/取代栅极移除而形成一栅极凹槽(gate trench)，再依电性需求于栅极凹槽内填入不同的金属。

然而为了无论是前栅极或后栅极制作工艺，都需要形成多层的金属层以形成适合不同电性或驱动电压的金属栅极。而这些金属层的材料往往会影响晶体管的功函数，而成为影响产品效能的因素。目前，各厂商都致力于研发不同的制作工艺以制造具有较佳电性表现的金属栅极。

发明内容

本发明于是提出了一种集成电路，其具有不同驱动电压的多个晶体管。

根据本发明的一实施例，本发明提供了一种集成电路，包含一基底、一第一晶体管、一第二晶体管以及一第三晶体管。第一晶体管设置于基底上，具有一第一金属栅极，第一金属栅极具有一第一底阻障层、一第一功函数金属层以及一第一金属层。第二晶体管设置于基底上，具有一第二金属栅极，第二金属栅极具有一第二底阻障层、一第二功函数金属层以及一第二金属层。第三晶体管设置于基底上，具有一第三金属栅极，第三金属栅极具有第三底阻障层、一第三功函数金属层以及一第三金属层。第一晶体管、第二晶体管与第三晶体管具有相同导电型，其中第一底阻障层中氮原子浓度>第二底阻障层中氮原子浓度>第三底阻障层中氮原子浓度。

根据本发明另一实施例，本发明提供一种集成电路的形成方法，该集成电路具有不同驱动电压的多个晶体管。首先提供一介电层，具有一第一沟槽、一第二沟槽以及一第三沟槽。然后在介电层上形成一底阻障层，底阻障层包含一第一底阻障层设置在第一沟槽中、一第二底阻障层设置在第二沟槽中以及一第三底阻障层设置在第三沟槽中，其中第一底阻障层中氮原子浓度>第二底阻障层中氮原子浓度>第三底阻障层中氮原子浓度。接着在第一沟槽中、第二沟槽以及第三沟槽中的底阻障层上形成一功函数金属层。最后在第一沟槽中、第二沟槽以及第三沟槽中的功函数金属层上形成一金属层，以填满第一沟槽、第二沟槽以及第三沟槽。

本发明提出了一种多个晶体管的结构与其形成方法，其特征在于形成的晶体管具有不同厚度及/或不同组份的底阻障层，由此调和这些晶体管的电性，使其各自具有不同的驱动电压。