[发明专利]集成电路与其形成方法

权利要求书

1.一种集成电路，其具有不同驱动电压的多个晶体管，包含：

基底；

第一晶体管，设置于该基底上且具有第一金属栅极，该第一金属栅极具有第一底阻障层、第一功函数金属层以及第一金属层；

第二晶体管，设置于该基底上且具有第二金属栅极，该第二金属栅极具有第二底阻障层、第二功函数金属层以及第二金属层；以及

第三晶体管，设置于该基底上且具有第三金属栅极，该第三金属栅极具有第三底阻障层、第三功函数金属层以及第三金属层，该第一晶体管、该第二晶体管与该第三晶体管具有相同导电型，其中该第一底阻障层中氮原子浓度>该第二底阻障层中氮原子浓度>该第三底阻障层中氮原子浓度。

2.如权利要求1所述的一种集成电路，其中该第一底阻障层中钛的原子浓度<该第二底阻障层中钛原子浓度<该第三底阻障层中钛原子浓度。

3.如权利要求1所述的一种集成电路，其中该第一底阻障层的厚度<该底阻障层的厚度<该第三底阻障层的厚度。

4.如权利要求1所述的一种集成电路，其中该第一晶体管的驱动电压>该第二晶体管的驱动电压>该第三晶体管的驱动电压。

5.如权利要求1所述的一种集成电路，其中该第一底阻障层、该第二底阻障层以及该第三底阻障层的氮原子浓度由靠近该基底的一侧向远离该基底的一侧逐渐增加。

6.如权利要求1所述的一种集成电路，其中该第一底阻障层、该第二底阻障层以及该第三底阻障层的氮原子浓度由靠近该基底的一侧向远离该基底的一侧逐渐减小。

7.如权利要求1所述的一种集成电路，其中该第一晶体管、该第二晶体管与该第三晶体管为N型晶体管。

8.如权利要求1所述的一种集成电路，其中：

该第一晶体管还具有第一上底阻障层，设置在该第一底阻障层与该第一功函数金属层之间；

该第二晶体管还具有第二上底阻障层，设置在该第二底阻障层与该第二功函数金属层之间；以及

该第三晶体管还具有第三上底阻障层，设置在该第三底阻障层与该第三功函数金属层之间，其中该第一上底阻障层中氮原子浓度>该第二上底阻障层中氮原子浓度>该第三上底阻障层中氮原子浓度。

9.如权利要求8所述的一种集成电路，其中该第一上底阻障层中钽原子浓度<该第二上底阻障层中钽原子浓度<该第三上底阻障层中钽原子浓度。

10.一种集成电路的形成方法，该集成电路具有不同驱动电压的多个晶体管，包含：

提供一介电层，具有一第一沟槽、一第二沟槽以及一第三沟槽；

在该介电层上形成一底阻障层，该底阻障层包含一第一底阻障层设置在该第一沟槽中、一第二底阻障层设置在该第二沟槽中以及一第三底阻障层设置在该第三沟槽中，其中该第一底阻障层中氮原子浓度>该第二底阻障层中氮原子浓度>该第三底阻障层中氮原子浓度；

在该第一沟槽中、该第二沟槽以及该第三沟槽中的该底阻障层上形成一功函数金属层；以及

在该第一沟槽中、该第二沟槽以及该第三沟槽中的该功函数金属层上形成一金属层，以填满该第一沟槽、该第二沟槽以及该第三沟槽。

11.如权利要求10所述的一种集成电路的形成方法，其中形成该底阻障层的步骤包含：

在该介电层上形成一调和层，该调和层包含一第一调和层设置在该第一沟槽中、一第二调和层设置在该第二沟槽中以及一第三调和层设置在该第三沟槽中，其中该第一调和层的厚度<该第二调合层的厚度<该第三调和层的厚度；

在该第一沟槽中、该第二沟槽以及该第三沟槽中形成一搭配层；以及

进行一热退火制作工艺。

12.如权利要求11所述的一种集成电路的形成方法，其中先形成该调和层，再形成该搭配层。