[发明专利]薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法

说明书

本发明提供一种薄膜晶体管阵列基板及薄膜晶体管的制备方法。所述薄膜晶体管阵列基板包括：多个第一金属线，相邻的第一金属线之间设置第一间隙；多个第二金属线，相邻的第二金属线之间设置第二间隙，所述第二金属线与所述第一金属线交叉设置以形成多个重叠部；第一绝缘层，层叠设置在所述第一金属线与所述第二金属线之间，用于使所述第一金属线与所述第二金属线之间绝缘；第二绝缘层，覆盖在所述第二金属线上，且与所述第二金属线层叠设置；透明导电膜，覆盖在所述第二绝缘层上。

技术领域

本发明涉及液晶显示领域，尤其涉及一种薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法。

背景技术

薄膜晶体管(thin film transistor,TFT)阵列基板是液晶显示装置的重要组成元件。薄膜晶体管阵列基板上包括设置薄膜晶体管阵列的显示区域及围绕所述显示区域的设置的走线区域。通常情况下，所述走线区域内布置有多条金属线，所述金属线的一端电连接测试垫以接收测试信号，所述金属线的另一端电连接显示区域内的薄膜晶体管，以将测试信号传输至所述薄膜晶体管。在现有技术中，多条金属线通常设置为两层，为方便描述，下层的金属线命名为第一金属线，上层的金属线命名为第二金属线，第二金属线与第一金属线之间通过第一绝缘层隔离，且所述第二金属线与所述第一金属线交叉设置，以形成重叠部。所述第一金属线通常是在制造薄膜晶体管的栅极的时候形成，第二金属线通常是在制造薄膜晶体管的源极及漏极的时候形成。

在薄膜晶体管阵列基板生产制造的过程中，静电击伤(Electro-StaticDischarge,ESD)问题常常发生。造成薄膜晶体管阵列静电击伤问题的原因很多，当薄膜晶体管阵列基板发生静电击伤时，通常要分析薄膜晶体管阵列基板发生静电击伤的原因(比如，薄膜晶体管阵列基板静电击伤是由于哪个制造工序造成的)，以便对使得静电击伤的原因进行消除。在薄膜晶体管阵列基板的制造中的五道光罩(mask)制程工序中，每层制造工序中都有可能发生静电击伤。第四层制造工序或第五层制造工序造成的静电击伤通常表现为所述第二金属线与所述第一金属线的重叠部损伤。针对由于第四层制造工序或第五层制造工序而造成的薄膜晶体管阵列基板的静电击伤，很难区分薄膜晶体管阵列基板的静电击伤是第四层制造工序还是第五层制造工序造成的。

发明内容

本发明提供一种薄膜晶体管阵列基板，当所述薄膜晶体管阵列基板的第四层制造工序或者第五层制造工序而造成薄膜晶体管阵列基板静电击伤时，能够区分出薄膜晶体管阵列基板的静电击伤是第四层制造工序还是第五层制造工序造成的。

第一方面提供了一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：

多个第一金属线，相邻的第一金属线之间设置第一间隙；

多个第二金属线，相邻的第二金属线之间设置第二间隙，所述第二金属线与所述第一金属线交叉设置以形成多个重叠部；

第一绝缘层，层叠设置在所述第一金属线与所述第二金属线之间，用于使所述第一金属线与所述第二金属线之间绝缘；

第二绝缘层，覆盖在所述第二金属线上，且与所述第二金属线层叠设置；

透明导电膜，覆盖在所述第二绝缘层上。

在第一方面的第一种实施方式中，所述薄膜晶体管阵列基板包括用于设置薄膜晶体管阵列的显示区域及围绕所述显示区域设置的走线区域，所述第一金属线及所述第二金属线设置在所述薄膜晶体管阵列基板的走线区域。

结合第一方面的第一种实施方式，在第一方面的第二种实施方式中，所述第一金属线及所述第二金属线为所述薄膜晶体管阵列基板的测试线。

在第一方面的第三种实施方式中，所述阵列基板包括用于设置薄膜晶体管阵列的显示区域及围绕所述显示区域设置的走线区域，所述第一金属线及所述第二金属线设置在阵列基板的显示区域。