[发明专利]半导体器件

说明书

本发明涉及半导体器件。提高半导体器件的性能。在半导体衬底(SB)的主面的LDMOSFET形成区域(LR)形成有相互并联连接而构成功率MISFET的多个单位MISFET元件。在半导体衬底(SB)的主面的驱动电路区域(DR)还形成有控制功率MISFET的栅极电压的控制电路。在半导体衬底(SB)上还形成有具有由同种金属材料构成的多个布线层的布线结构。形成于LDMOSFET形成区域(LR)的多个单位MISFET元件的栅电极(GE)彼此之间经由极布线(M1G、M2G、M3G)而相互电连接，所述极布线分别形成在由同种金属材料构成的多个布线层的全部布线层上。

技术领域

本发明涉及半导体器件，例如能够优选用于具有MISFET的半导体器件。

背景技术

在美国专利第六972464号说明书(专利文献1)、美国专利第六713823号说明书(专利文献2)、美国专利第六278264号说明书(专利文献3)及日本特开平8－255910号公报记载有与具有MOSFET的半导体器件相关的技术。在日本特开2010－16035号公报(专利文献5)中记载有与DC－DC转换器用的半导体器件相关的技术。

先行技术文献

专利文献

专利文献1：美国专利第六972464号说明书

专利文献2：美国专利第六713823号说明书

专利文献3：美国专利第六278264号说明书

专利文献4：日本特开平8－255910号公报

专利文献5：日本特开2010－16035号公报

发明内容

发明要解决的问题

存在在半导体衬底形成多个单位MISFET并将这些多个单位MISFET并联连接而形成具有功率MISFET的半导体器件的技术。在这样的半导体器件中也希望尽可能提高性能。

从本说明书的描述和附图可以清楚地看出本发明的其它问题和新颖特征。

解决问题的手段

根据一实施方式，半导体器件包括：半导体衬底；多个单位MISFET元件，形成于所述半导体衬底的主面且相互并联连接而构成功率MISFET；控制电路，形成于所述半导体衬底的所述主面，控制所述功率MISFET的栅极电压；以及布线结构，具有形成于所述半导体衬底上的、由同种金属材料构成的多个布线层。所述多个单位MISFET元件的栅极电极彼此之间经由分别形成于所述多个布线层的所有布线层上的栅极布线而相互电连接。

发明效果

根据一实施方式，能够提高半导体器件的性能。

附图说明

图1是表示使用一本实施方式的半导体器件的电子装置的一例的电路图。

图2是一实施方式的半导体器件的要部俯视图。

图3是一实施方式的半导体器件的要部俯视图。

图4是一实施方式的半导体器件的要部俯视图。

图5是一实施方式的半导体器件的要部俯视图。

图6是一实施方式的半导体器件的要部俯视图。

图7是一实施方式的半导体器件的局部放大俯视图。

图8是一实施方式的半导体器件的局部放大俯视图。

图9是一实施方式的半导体器件的局部放大俯视图。

图10是一实施方式的半导体器件的要部剖视图。