[发明专利]嵌入在MOS器件中的锗阻挡件

权利要求书

1.一种集成电路结构，包括：

半导体衬底；

栅叠件，位于所述半导体衬底的上方；

开口，延伸至所述半导体衬底内，其中，所述开口邻近所述栅叠件；

第一硅锗区，位于所述开口中，其中，所述第一硅锗区具有第一锗百分比；

第二硅锗区，位于所述第一硅锗区的上方，其中，所述第二硅锗区的第二锗百分比大于所述第一锗百分比；以及

第三硅锗区，位于所述第二硅锗区的上方，其中，所述第三硅锗区的第三锗百分比小于所述第二锗百分比；

其中，所述第一硅锗区和所述第三硅锗区中的每一个具有持续增加的锗百分比，并且所述第一硅锗区和所述第三硅锗区中的每一个的上部的锗百分比大于相应的下部中的锗百分比。

2.根据权利要求1所述的集成电路结构，还包括：基本不含锗的硅盖，位于所述第三硅锗区的上方。

3.根据权利要求2所述的集成电路结构，还包括：金属硅化物区，位于所述硅盖的上方并且与所述硅盖接触。

4.根据权利要求1所述的集成电路结构，其中，所述第二锗百分比与所述第一锗百分比之间的差大于10％。

5.根据权利要求1所述的集成电路结构，其中，所述第二锗百分比与所述第三锗百分比之间的差大于10％。

6.根据权利要求1所述的集成电路结构，还包括：金属氧化物半导体(MOS)器件，其中，所述第二硅锗区和所述硅锗区形成所述金属氧化物半导体器件的源/漏极区。

7.一种集成电路结构，包括：

半导体衬底；

栅叠件，位于所述半导体衬底的上方，其中，所述栅叠件包含在金属氧化物半导体(MOS)器件中；

所述金属氧化物半导体器件的源/漏极区，延伸至所述半导体衬底内，其中，所述源/漏极区包括：

第一硅锗层，其中，所述第一硅锗层具有第一锗百分比；

第二硅锗层，位于所述第一硅锗层的上方，其中，所述第二硅锗层的第二锗百分比比所述第一锗百分比大10％；以及

第三硅锗层，位于所述第二硅锗层的上方，其中，所述第三硅锗层的第三锗百分比比所述第二锗百分比小10％；以及

金属硅化物区，位于所述第三硅锗层的上方并且电连接至所述第三硅锗层；

其中，所述第一硅锗层和所述第三硅锗层中的每一个具有持续增加的锗百分比，并且所述第一硅锗层和所述第三硅锗层中的每一个的上部的锗百分比大于相应的下部中的锗百分比。

8.根据权利要求7所述的集成电路结构，其中，所述第一硅锗层和所述第二硅锗层低于所述衬底和所述栅叠件之间的界面。

9.根据权利要求7所述的集成电路结构，其中，所述第二锗百分比大于所述第一锗百分比，并且所述第二锗百分与所述第一锗百分比之间的差介于10％至50％的范围内。

10.根据权利要求7所述的集成电路结构，其中，锗百分比在所述第一硅锗层和所述第二硅锗层之间的界面处发生急剧变化。

11.根据权利要求7所述的集成电路结构，其中，锗百分比在所述第二硅锗层和所述第三硅锗层之间的界面处发生急剧变化。

12.根据权利要求7所述的集成电路结构，其中，所述第一硅锗层的厚度介于1nm至10nm的范围内。

13.根据权利要求7所述的集成电路结构，其中，所述第二硅锗层的厚度介于1nm至10nm的范围内。

14.一种形成集成电路结构的方法，包括：

在半导体衬底的上方形成栅叠件；

形成延伸至所述半导体衬底内的开口，其中，所述开口位于所述栅叠件的一侧；

实施第一外延以在所述开口中生长第一硅锗层，其中，所述第一硅锗层具有第一锗百分比；

实施第二外延以在所述第一硅锗层的上方生长第二硅锗层，其中，所述第二硅锗层的第二锗百分比大于所述第一锗百分比；以及

实施第三外延以在所述第二硅锗层的上方生长第三硅锗层，其中，所述第三硅锗层的第三锗百分比小于所述第二锗百分比；

其中，所述第一硅锗层和所述第三硅锗层中的每一个具有持续增加的锗百分比，并且所述第一硅锗层和所述第三硅锗层中的每一个的上部的锗百分比大于相应的下部中的锗百分比。