[发明专利]分离栅极式存储器、半导体器件及其制作方法

权利要求书

1.一种分离栅极式存储器，其特征在于，包括：

形成有源区与漏区的半导体衬底；

位于部分源区与部分沟道区上的第一栅氧化层，以及位于所述第一栅氧化层上的浮栅；

位于另外部分沟道区与部分漏区上的第二栅氧化层，以及位于所述第二栅氧化层上的控制栅，所述第一栅氧化层以及浮栅的侧壁与所述第二栅氧化层以及控制栅的侧壁之间具有绝缘层；

位于所述源区的绝缘氧化层，以及位于所述绝缘氧化层上的擦除栅；

以及所述位于所述擦除栅与所述浮栅之间的遂穿绝缘层。

2.根据权利要求1所述的分离栅极式存储器，其特征在于，所述分离栅极式存储器为一对，该两个分离栅极式存储器沿所述擦除栅呈镜面对称。

3.根据权利要求1所述的分离栅极式存储器，其特征在于，所述第二栅氧化层的厚度范围为1nm～10nm。

4.根据权利要求1所述的分离栅极式存储器，其特征在于，所述源区设置有导电插塞，用于对所述源区施加电压。

5.根据权利要求1所述的分离栅极式存储器，其特征在于，所述绝缘层的厚度范围为20nm～100nm。

6.一种半导体器件，包括：存储单元区与外围电路区，所述外围电路区具有逻辑晶体管，其特征在于，所述存储单元区具有权利要求1至5中任一项所述的分离栅极式存储器。

7.一种半导体器件的制作方法，其特征在于，包括：

提供至少包括存储单元区与外围电路区的半导体衬底；

在所述半导体衬底表面自下而上依次形成第一氧化层以及第一多晶硅层，在所述第一多晶硅层上形成具有第一沟槽的硬掩膜层，第一沟槽及周围部分区域的硬掩膜层位于存储单元区，另外部分区域的硬掩膜层位于外围电路区；

在所述第一沟槽的侧壁形成第一侧墙，以所述第一侧墙为掩膜刻蚀所述第一多晶硅层与至少部分厚度的第一氧化层形成第二沟槽；

对所述第二沟槽底部的半导体衬底进行离子注入以形成存储晶体管的源区；

在所述第二沟槽的底部及侧壁形成第二氧化层，在所述第二氧化层上形成第二多晶硅层至填满所述第二沟槽，所述第二沟槽内的第二多晶硅层形成擦除栅，所述第二沟槽侧壁的第二氧化层形成隧穿绝缘层，所述第二沟槽底部的第二氧化层和第一氧化层形成绝缘氧化层；

光刻刻蚀去除硬掩膜层及其下的第一多晶硅层与第一氧化层暴露出第一侧墙、第一多晶硅层以及第一氧化层的侧壁以及半导体衬底表面，保留的第一侧墙下的第一多晶硅层与第一氧化层分别形成浮栅与第一栅氧化层；

在暴露出的所述第一侧墙、第一多晶硅层以及第一氧化层的侧壁形成第二侧墙；

在所述暴露出的半导体衬底表面自下而上形成第三氧化层以及第三多晶硅层，光刻刻蚀所述第三氧化层以及第三多晶硅层以在存储单元区分别形成第二栅氧化层与控制栅，在外围电路区形成逻辑晶体管的栅氧化层与栅极；

在第二栅氧化层与控制栅的侧壁以及逻辑晶体管的栅氧化层与栅极的侧壁形成第三侧墙，以所述第三侧墙为掩膜进行离子注入，分别形成存储晶体管的漏区以及逻辑晶体管的源漏区。

8.根据权利要求7所述的制作方法，其特征在于，形成所述第二沟槽时，以第一侧墙为掩膜刻蚀所述第一多晶硅层与全部厚度的第一氧化层，所述第二沟槽的底部及侧壁形成第二氧化层后，第二沟槽底部的第二氧化层形成绝缘氧化层。

9.根据权利要求7所述的制作方法，其特征在于，还包括：在所述存储晶体管的漏区以及逻辑晶体管的源漏区形成层间介质层，所述层间介质层还形成在存储晶体管的部分源区表面，在所述在存储晶体管的源区表面上的层间介质层内形成连接所述源区的导电插塞。

10.根据权利要求7所述的制作方法，其特征在于，所述第二侧墙采用化学气相沉积法形成，厚度范围为20nm～100nm。