[发明专利]布线基板的制造方法无效
申请号: | 201410353902.3 | 申请日: | 2014-07-23 |
公开(公告)号: | CN104349601A | 公开(公告)日: | 2015-02-11 |
发明(设计)人: | 大隅孝一;野口澄子 | 申请(专利权)人: | 京瓷SLC技术株式会社 |
主分类号: | H05K3/24 | 分类号: | H05K3/24;H05K3/18 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 韩聪 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 布线 制造 方法 | ||
技术领域
本发明涉及用于搭载半导体集成电路元件等的半导体元件的布线基板的制造方法。
背景技术
用于搭载半导体元件的布线基板在绝缘基板的上表面具有用于与半导体元件电连接的由铜构成的布线导体。进而在绝缘基板的上表面使与半导体元件电连接的布线导体的一部分露出地覆着阻焊剂层。另外,在从阻焊剂层露出的布线导体的表面覆着焊料润湿性卓越的镀敷金属层。然后,介由焊料在覆着了该镀敷金属层的布线导体上连接半导体元件的电极。作为焊料润湿性卓越的镀敷金属层,通常使用以镍镀层为基底的金镀层。
在这样的布线基板中,在特开2006-120667号公报公开了如下方法:在绝缘基板的上表面形成布线导体以及阻焊剂层,并在从布线导体的阻焊剂层露出的露出部覆着镀敷金属层来制造布线基板。以图13~图24为基础来说明现有的方法。另外,图13~图24是仅表示布线基板的一部分的每道工序的放大立体图。
首先,如图13所示那样,在绝缘基板11的上表面的整面覆着布线导体用的基底金属层12a。基底金属层12a由无电解铜镀层或极薄铜箔构成。
接下来,如图14所示那样,在基底金属层12a上形成第1镀敷掩模18。第1镀敷掩模18使基底金属层12a露出与布线导体对应的形状。
接下来,如图15所示那样,在从第1镀敷掩模18露出的基底金属层12a上覆着由电解铜镀层构成的主导体层12b。
接下来,如图16所示那样,剥离除去第1镀敷掩模18。
接下来,如图17所示那样,形成蚀刻掩模19。蚀刻掩模19跨主导体层12b的多个图案来被覆基底金属层12a的一部分以及其上的主导体层12b。
接下来,如图18所示那样,在从蚀刻掩模19露出的部分除去未覆着主导体层12b的部分的基底金属层12a。
接下来,如图19所示那样,剥离除去蚀刻掩模19。此时,主导体层12b的多个图案成为通过未蚀刻而残留于其间的基底金属层12a而相互电连接的状态。
接下来,如图20所示那样,使覆着镀敷金属层的部位的基底金属层12a以及主导体层12b露出地形成第2镀敷掩模20。第2镀敷掩模20将未蚀刻而残留在相邻的主导体层12b的图案间的基底金属层12a完全覆盖。
接下来,如图21所示那样,通过电解镀法在从第2镀敷掩模20露出的基底金属层12a以及主导体层12b的表面覆着镀敷金属层17。这时,介由未蚀刻而残留在主导体层12b的图案间的基底金属层12a来提供用于电解镀的电荷。
接下来,如图22所示那样,剥离除去第2镀敷掩模20。
接下来,如图23所示那样,蚀刻除去未蚀刻而残留在主导体层12b的图案间的部分的基底金属层12a。由此,由基底金属层12a和主导体层12b构成、在一部分的侧面以及上表面覆着了镀敷金属层17的布线导体12,以相互电气独立的状态形成。
最后,如图24所示那样,形成具有使覆着了镀敷金属层17的部分的布线导体12露出的开口部13a的阻焊剂层13。由此完成布线基板。
但是,根据上述的现有的布线基板的制造方法,在从阻焊剂层13露出的布线导体12的上表面以及侧面的整面覆着镀敷金属层17。因此,相互相邻的布线导体12彼此的绝缘间隔因覆着在布线导体12的侧面的镀敷金属层17而狭窄。另外,覆着在布线导体12的侧面的镀敷金属层17的焊料润湿性卓越。因此,在介由焊料将半导体元件的电极连在覆着了镀敷金属层17的布线导体12上时,焊料会润湿扩散到布线导体12的侧面。为此,在相互相邻的布线导体12彼此的间隔窄到例如20μm以下的情况下,因润湿扩散到布线导体12的侧面的焊料而损害相邻的布线导体12彼此的电绝缘性的危险性高。另外,需要分2次来蚀刻未覆着主导体层12b的部分的基底金属层12a,其制造工序烦杂。
发明内容
本发明的课题在于,提供简便地制造相邻的布线导体彼此的电绝缘可靠性高的布线基板的方法。
本发明的其它课题以及好处从以下的说明变得明确。
本发明的布线基板的制造方法包括:
(1)在绝缘基板的上表面覆着布线导体用的基底金属层的工序;
(2)在所述基底金属层上形成使所述基底金属层露出为与布线导体对应的形状的第1镀敷掩模的工序;
(3)通过电解镀法在从所述第1镀敷掩模露出的所述基底金属层上覆着布线导体用的主导体层的工序;
(4)在所述第1镀敷掩模上以及所述主导体层上形成使该主导体层中的与半导体元件连接焊盘对应的部分的上表面露出的第2镀敷掩模的工序;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京瓷SLC技术株式会社,未经京瓷SLC技术株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410353902.3/2.html,转载请声明来源钻瓜专利网。