[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供半导体衬底，包括第一区域和第二区域；形成覆盖部分第一区域的第一伪栅极和覆盖部分第二区域的器件层，第一伪栅极和器件层的表面齐平；在半导体衬底表面形成介质层，介质层的表面与第一伪栅极、器件层的表面齐平；去除第一伪栅极，形成第一凹槽；在第一凹槽内壁、介质层和器件层上形成填充满第一凹槽的第一金属层；采用化学机械研磨工艺，对第一金属层进行第一平坦化处理，去除位于介质层和器件层表面的第一金属层，在第一凹槽内形成第一栅极，所述第一平坦化处理采用的研磨液内具有保护剂，在平坦化过程中在所述器件层的表面形成保护层。上述方法可以在形成第一栅极的过程中，使器件层的表面不受损伤。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管的栅极漏电流随之增加，引起半导体器件功耗增加等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅(gate last)”工艺为形成金属栅极晶体管的一个主要工艺。

现有采用后栅极工艺形成金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的伪栅极；所述半导体衬底上还形成有覆盖半导体衬底表面以及伪栅结构侧壁的介质层，所述介质层的表面与伪栅结构顶部表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽和介质层表面依次形成高K栅介质层、功函数层和金属层，然后以所述介质层表面作为停止层，采用化学机械研磨(CMP)工艺对所述金属层进行平坦化，形成金属栅极。

所述金属栅极晶体管一般形成在芯片的核心区域，例如逻辑区域等，而在芯片的外围区域，例如输入/输出区域，通常还是采用多晶硅作为栅极材料，并且在芯片上还具有其他采用多晶硅或其他材料形成的器件层，例如多晶硅电阻等。在采用化学机械研磨(CMP)工艺进行平坦化形成金属栅极的过程中，由于CMP工艺对多晶硅等材料的器件层的研磨速率较快，往往会对其他区域的器件层表面造成损伤，使所述器件层顶部发生凹陷，从而影响该器件层的性能。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，在形成金属栅极的过程中，避免对其他区域的器件层表面造成损伤。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；形成覆盖部分第一区域的第一伪栅极和覆盖部分第二区域的器件层，所述第一伪栅极顶部表面和器件层的顶部表面齐平；在半导体衬底表面形成介质层，所述介质层覆盖第一伪栅极和器件层的侧壁，并且所述介质层表面与第一伪栅极顶部表面、器件层顶部表面齐平；去除所述第一伪栅极，形成第一凹槽；在所述第一凹槽内壁、介质层和器件层上形成填充满所述第一凹槽的第一金属层；采用化学机械研磨工艺，对所述第一金属层进行第一平坦化处理，去除位于介质层和器件层上的第一金属层，在所述第一凹槽内形成第一栅极，所述第一平坦化处理采用的研磨液内具有保护剂，所述保护剂在平坦化过程中在所述器件层的表面形成保护层。

可选的，所述保护剂与器件层材料发生反应，形成所述保护层。

可选的，所述保护层的厚度为

可选的，所述保护剂的浓度为10ppm～100ppm。

可选的，所述研磨液内的保护剂为O₃。

可选的，所述器件层的材料为多晶硅。

可选的，所述保护层的材料为氧化物层。

可选的，所述保护层的材料为氧化硅。

可选的，所述半导体衬底还包括第三区域；形成覆盖部分第三区域的第二伪栅极，所述第二伪栅极与第一伪栅极分立，且所述第二伪栅极顶部表面与第一伪栅极顶部表面齐平。