[发明专利]一种半导体器件及其制备方法、电子装置

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

在集成电路制造领域，随着MOS晶体管尺寸的不断缩小，由器件的物理极限所带来的影响也越来越大，器件的特征尺寸按比例缩小也变得更加困难，其中MOS晶体管及其电路制造领域容易出现从栅极向衬底的漏电问题。

当前解决上述问题的方法是在半导体器件中采用高K金属栅极来代替常规的多晶硅栅极结构。目前金属栅极的形成方法大都选用后栅工艺，例如首先形成虚拟栅极，然后沉积层间介电层覆盖所述虚拟栅极，最后去除所述虚拟栅极，形成沟槽，在所述沟槽中填充高K材料以及金属栅极，之后执行平坦化步骤。但是所述平坦化步骤的终点位置难以确定，从而使金属栅极的高度难以控制，引起金属栅极高度不均一的问题，降低了器件的性能和良率。

因此需要对目前所述金属栅极的制备过程作进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

提供基底，在所述基底上形成有虚拟栅极、位于所述虚拟栅极侧壁上的间隙壁层和/或接触孔蚀刻停止层以及覆盖所述间隙壁层和/或接触孔蚀刻停止层的层间介电层；

平坦化所述层间介电层至所述虚拟栅极；

回蚀刻所述间隙壁层和/或接触孔蚀刻停止层；

去除所述虚拟栅极，然后形成金属栅极；

平坦化所述金属栅极至所述间隙壁层和/或接触孔蚀刻停止层。

可选地，回蚀刻所述间隙壁层和/或接触孔蚀刻停止层的量小于平坦化所述层间介电层过程中形成的凹陷的量。

可选地，所述层间介质层为氧化物。

可选地，所述间隙壁层和/或接触孔蚀刻停止层为氮化物。

可选地，所述金属栅极包括高K介电层。

可选地，所述虚拟栅极选用多晶硅。

可选地，形成金属栅极的方法包括：

去除所述虚拟栅极，以形成沟槽；

本发明还提供了一种基于上述的方法制备得到的半导体器件。

本发明还提供了一种电子装置，包括上述的半导体器件。

本发明为了解决现有技术中存在的问题，提供了一种新的半导体器件的制备方法，在所述方法中首先形成虚拟栅极、间隙壁层和/或接触孔蚀刻停止层(SiN)和层间介电层，将所述层间介电层平坦化至所述虚拟栅极，然后回蚀刻所述间隙壁层和/或接触孔蚀刻停止层(SiN)，最后形成金属栅极并平坦化，通过增加回蚀刻所述间隙壁层和/或接触孔蚀刻停止层(SiN)的步骤，来改善所述金属栅极平坦化终点信号的确定。

本发明所述方法的优点在于：

(1)改善金属栅极平坦化终点信号的确定，以改进对所述栅极高度的控制，提高金属栅极高度的均一性。

(2)改善所述金属栅极的残留问题。

(3)提高所述金属栅极后栅工艺的工艺窗口。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1为现有技术中所述半导体器件制备过程的结构示意图；

图2a-2f为本发明一实施方式中所述半导体器件制备过程的结构示意图；

图3为制备本发明所述半导体器件的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。