[发明专利]一种半导体器件的制备方法

说明书

本发明提出了一种半导体器件的制备方法，包括：提供半导体衬底；在半导体衬底中形成有隔离结构，将半导体衬底分为第一器件区和第二器件区；在半导体衬底上依次形成高k介电层、覆盖层、伪栅极层、硬掩膜层；图形化所述高k介电层、覆盖层、伪栅极层、硬掩膜层，以形成第一虚拟栅极结构和第二虚拟栅极结构；在所述第一虚拟栅极结构和第二虚拟栅极结构的侧壁上形成偏移侧壁；执行等离子刻蚀以去除残留的覆盖层和高k介电层。依据本发明提供的方法，在有效地解决了半导体器件内的桥连与短路问题的同时未影响半导体器件的性能，从而显著提升器件的良品率。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体器件的制备方法。

背景技术

在常规的SRAM器件制造技术中，通过图形化沉积于半导体衬底的高k介电层、覆盖层、伪栅极层、硬掩膜层，分别形成多个虚拟栅极结构。在图形化过程中，上拉晶体管的虚拟栅极结构和传输门晶体管的虚拟栅极结构间隔的CD随机偏小(一般是由掩模误差和光刻曝光误差所导致的)，因此刻蚀的工艺窗口更小，将导致在高k介电层上往往残留覆盖层。且由于残留覆盖层的覆盖，不利于在后续步骤中完全去除高k介电层，将会形成覆盖层/高k介电层(例如TiN/HfO₂)的残留。而该残留很难通过通常的缺陷扫描或电子束扫描检测到，因此无法避免半导体器件中桥连和短路问题的存在，从而降低器件的良品率。为解决这一问题，在现有技术中采用过刻蚀覆盖层/高k介电层的方法去除其残留，但过刻蚀又会损伤对半导体核心器件来说很重要的覆盖层/高k介电层轮廓。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制备方法，包括：提供半导体衬底；在半导体衬底中形成有隔离结构，将半导体衬底分为第一器件区和第二器件区；在半导体衬底上依次形成高k介电层、覆盖层、伪栅极层、硬掩膜层；图形化所述高k介电层、覆盖层、伪栅极层、硬掩膜层，以形成第一虚拟栅极结构和第二虚拟栅极结构；在所述第一虚拟栅极结构和第二虚拟栅极结构的侧壁上形成偏移侧壁；执行等离子刻蚀以去除残留的覆盖层和高k介电层。

在一实施例中，在所述等离子刻蚀后使用DHF进行清洗。

在一实施例中，在所述等离子刻蚀前使用DHF进行清洗，并在所述等离子刻蚀后使用SC-1溶液进行清洗。

在一实施例中，所述等离子刻蚀采用的气体为HBr/O₂或Cl₂/O₂。

在一实施例中，所述半导体器件为SRAM。

在一实施例中，所述高k介电层的材料为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝之一或其组合。

在一实施例中，所述覆盖层的材料包括金属或金属氮化物。

在一实施例中，所述覆盖层的材料为氮化钛。

在一实施例中，所述伪栅极层的材料为多晶硅。

在一实施例中，所述硬掩膜层的材料为氮化硅。

依据本发明提供的方法制备半导体器件，其优点在于：(1)在偏移侧壁形成后LDD注入前执行一等离子刻蚀工艺，可完全地去除第一虚拟栅极结构和第二虚拟栅极结构的间隔内残留的覆盖层和高k介电层；(2)由于等离子刻蚀对氧化物具有较高的选择性，因此可保持覆盖层和高k介电层的轮廓良好，且不会导致半导体衬底(例如硅衬底)过多的损失；(3)在有效地解决了半导体器件内的桥连与短路问题的同时未影响半导体器件的性能，从而显著提升器件的良品率。

附图说明