[发明专利]半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体集成电路的制作技术领域，尤其涉及一种半导体器件及其制作方法。

背景技术

随着半导体集成电路技术的发展，半导体器件的集成度越来越高，器件的特征尺寸越来越小。目前，半导体器件的特征尺寸已经缩小到纳米级别。但是当器件的特征尺寸进一步下降时，器件的驱动电流也会减少，进而影响器件的性能及稳定性。

为了提高半导体器件的驱动电流，现有半导体器件的制作工艺主要采用降低半导体器件的晶体管中的导电沟道长度。然而随着导电沟道长度的降低，晶体管中衬底和源极之间或衬底和漏极之间产生的耗尽区的宽度增加，晶体管中有源区域之间的电场变得非常高，并且在这种情况下可能导致横向电荷泄露，器件的阈值电压减小，进而降低器件的运行性能和稳定性。

发明内容

本申请旨在提供一种半导体器件及其制作方法，以提高半导体器件的驱动电流。

本申请提供了一种半导体器件，包括设置于衬底内的浅沟槽，以及设置于浅沟槽内的隔离介质层，其中，在相邻浅沟槽之间的衬底上形成突出于衬底上表面的突出部，突出部采用半导体材料形成。

进一步地，上述半导体器件中，突出部沿与其相邻的浅沟槽的长度方向延伸，且凸出部的长度等于与其相邻的浅沟槽的长度。

进一步地，上述半导体器件中，突出部的上表面的宽度小于下表面的宽度，优选突出部具有等腰梯形结构。

进一步地，上述半导体器件中，突出部的下表面的宽度小于相邻浅沟槽之间衬底的宽度。

进一步地，上述半导体器件中，突出部位于相邻浅沟槽之间的衬底的中间位置。

进一步地，上述半导体器件中，突出部的材料与衬底的材料相同或不相同。

本申请还提供了一种半导体器件的制作方法，该制作方法包括：提供衬底；在衬底内形成浅沟槽；在浅沟槽中形成上表面高于衬底上表面的隔离介质层；以及在相邻的浅沟槽之间衬底的表面上形成突出于衬底上表面的突出部，突出部采用半导体材料形成。

进一步地，上述制作方法中，突出部通过外延工艺形成。

进一步地，上述制作方法中，形成突出部的步骤包括：在各隔离介质层的相对设置的两侧形成侧壁层；在相邻浅沟槽之间的衬底上，相对设置的侧壁层之间外延形成突出部；去除侧壁层，形成突出部。

进一步地，上述制作方法中，形成侧壁层的步骤包括：形成覆盖隔离介质层两侧及上方的侧壁预备层；以及刻蚀去除隔离介质层上方的侧壁预备层，形成位于隔离介质预备层侧壁上的侧壁层。

进一步地，上述制作方法中，形成隔离介质层的步骤包括：在形成突出部的步骤前，在浅沟槽中形成上表面高于衬底上表面的隔离介质预备层；在形成突出部的步骤中，在隔离介质预备层的相对设置的两侧形成侧壁层，在去除侧壁层的步骤中，同时去除部分隔离介质预备层，形成隔离介质层。

进一步地，上述制作方法中，形成浅沟槽的步骤包括：在衬底的表面形成具有通孔的掩膜层；以及沿通孔刻蚀衬底，在衬底中形成浅沟槽。

进一步地，上述制作方法中，形成隔离介质预备层的步骤包括：在通孔和浅沟槽内，以及在掩膜层上形成初级隔离介质预备层；刻蚀去除位于掩膜层上面的初级隔离介质预备层，形成上表面与掩膜层上表面齐平的隔离介质预备层；去除掩膜层。

进一步地，上述制作方法中，在形成掩膜层的步骤之前，在衬底的表面形成粘附层，在去除侧壁层的同时去除剩余粘附层。

进一步地，上述制作方法中，粘附层选自SiO₂、TaN和TiN中的一种或多种；侧壁层选自氧化硅、氮化硅、氮氧化硅中的一种或多种。

应用本申请的技术方案，通过在相邻浅沟槽隔离结构之间的衬底上形成由半导体材料构成的突出部，增加了沟道宽度，从而提高了半导体器件的驱动电流。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了根据本申请实施例所提供的半导体器件的剖面结构示意图；

图2示出了根据本申请所提供的半导体器件的制作方法的流程示意图；

图3示出了根据本申请所提供的半导体器件的制作方法中，提供衬底后的基体的剖面结构示意图；

图4示出了在图3中衬底内形成浅沟槽以及具有通孔的掩膜层后的基体的剖面结构示意图；

图5示出了在图3中衬底内形成浅沟槽、粘附层和具有通孔的掩膜层后的基体的剖面结构示意图；