[发明专利]半导体器件、显示单元以及电子装置

说明书

相关申请的交叉引用

本申请要求于2013年3月28日提交的日本优先专利申请JP2013-067983的权益，通过引用将其全部内容结合在此。

技术领域

本技术涉及一种使用氧化物半导体的半导体器件、包括该半导体器件的显示单元、以及电子装置。

背景技术

在有源驱动型液晶显示单元或者有机EL（电致发光）显示单元中，TFT（薄膜晶体管）用作驱动元件，并且与用于写入图像的信号电压对应的电荷保持在电容器中。然而，当在TFT的栅电极与源电极-漏电极之间的交叉区产生的寄生电容增大时，信号电压会被改变，从而导致图像质量劣化。

具体地，在有机EL显示单元中，当寄生电容较大时，还需要增大保持电容。由配线等占据的比例根据像素布局而增加。结果，配线之间的短路等可能性增加，并且生产产率降低。

为了解决该问题，已经提出了对于其中诸如氧化锌（ZnO）或者氧化铟镓锌（IGZO）等氧化物半导体用于沟道的TFT，减少在栅电极与源电极-漏电极之间的交叉区产生的寄生电容的方法。例如，参考日本未审查专利申请公开第2007-220817号（JP2007-220817A）。此外，参考J.Park et al.,"Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors",Applied Physics Letters,American Institute of Physics,2008,volume93,053501(非专利文献1)以及R.Hayashi et al.,"Improved Amorphous In-Ga-Zn-O TFTs",SID08DIGEST,2008,42.1,p.621-624(非专利文献2)。

JP2007-220817A和非专利文献1均描述了其中在氧化物半导体膜的沟道区上将栅电极和栅极绝缘膜设置在平面图中的同一位置处之后，将从栅电极和氧化物半导体膜的栅极绝缘膜处暴露的区域的电阻降低以形成源极-漏极区（低阻抗区）的方法，即，各自描述了以所谓的自调整方式形成的顶栅式TFT。另一方面，非专利文献2描述了具有自调整结构的底栅式TFT，其中，在TFT中，源极-漏极区通过使用栅电极作为掩模的背面曝光而形成在氧化物半导体膜内。

发明内容

在具有如上所述的自调整结构的晶体管中，需要进一步改善耐压特性。

需要提供具有高耐压特性的半导体器件、显示单元以及电子装置。

根据本技术实施方式的半导体器件包括晶体管。晶体管包括：栅电极；氧化物半导体膜，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；以及第一分离区，设置在低阻抗区与第一重叠区之间。

根据本技术实施方式的显示单元设置有显示元件和被配置为驱动显示元件的晶体管。晶体管包括：栅电极；氧化物半导体膜，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；以及第一分离区，设置在低阻抗区与第一重叠区之间。

根据本技术实施方式的电子装置设置有显示器。该显示器设置有显示单元和被配置为驱动显示元件的晶体管。该晶体管包括：栅电极；氧化物半导体膜，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；第一分离区，设置在低阻抗区与第一重叠区之间。

在根据本技术的上述实施方式的半导体器件、显示单元以及电子装置中，第一分离区设置在氧化物半导体膜的第一重叠区与低阻抗区之间。因此，第一重叠区介于其间的一对这种低阻抗区（源极-漏极区）之间的距离延长。即，即使第一重叠区在长度上较短，也可将低阻抗区之间的距离调整为需要的长度。

根据本技术的上述实施方式中的半导体器件、显示单元以及电子装置，第一分离区设置在第一重叠区与低阻抗区之间。因此，能够提高晶体管的耐压特性。

应当理解的是，上述的整体描述和下面细节描述均是示例性，并且旨在提供对所要求保护的技术的进一步解释。

附图说明

附图被包括用于提供对公开的进一步理解，并且被结合在本说明书中并且构成本说明书的一部分。附图与说明书一起解释了实施方式并且用于描述本技术的原理。

图1是示出了根据本技术的第一实施方式的显示单元的配置的截面图。

图2示出了漏电流（drain current）与图1中所示的分离区的长度之间的关系。

图3A是示出了图1中所示的栅电极的配置的一个示例的截面图。