[发明专利]一种半浮栅存储器结构

说明书

本发明公开了一种半浮栅存储器结构，包括MOSFET、嵌入式TFET和控制栅极；所述控制栅极和所述嵌入式TFET相连接；所述MOSFET包括半浮栅、源极和漏极，所述嵌入式TFET包括第一二极管和第二二极管；所述半浮栅和所述第一二极管的输入端相连接，所述半浮栅和所述第二二极管的输入端相连接；所述源极和所述第一二极管的输出端相连接，所述漏极和所述第二二极管的输出端相连接。根据本发明制备的半浮栅存储器结构，将提高存储器的读写速度，半浮栅存储器的结构简单，而且有助于在MOSFET晶体管和隧道场效应晶体管(TFET)中实现半浮栅存储器的功能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半浮栅存储器结构以及实现方法。

背景技术

半导体存储器被广泛应用于各种电子产品之中。不同应用领域对半导体存储器的构造、性能和密度有着不同的要求。比如，静态随机存储器(SRAM)拥有很高的随机存取速度和较低的集成密度，而标准的动态随机存储器(DRAM)则具有很高的密度和中等的随机存取速度。

金属-氧化物-半导体场效应晶体管(MOSFET)和浮栅晶体管是目前集成电路中最基本的器件。随着半导体器件制作工艺的进步，晶体管的尺寸不断缩小，而其功率密度也一直在升高。半导体器件尺寸的日益缩小使MOSFET晶体管的功耗将增大，浮栅晶体管释放出大量的热能，都将影响半导体器件的性能。而半浮栅晶体管(Semi-Floating GateTransistor)在降低功耗和提高性能等方面取得了很大的突破。半浮栅晶体管可以应用于存储器、主动式图像传感芯片等方面，其中，由半浮栅晶体管构成的存储器大幅度的降低了存储器件的制作成本，而且存储器的集成度更高，读写速度更快。例如，半浮栅晶体管构成的动态随机存储器(DRAM)无需电容器便可实现传统动态随机存储器的全部功能。

现有技术中，通过将栅极结构和突破性的隧穿晶体管结构相结合来制作半浮栅晶体管。然而，当根据现有技术制作的半浮栅晶体管应用于低压超快存储器(Low-voltageUltrafast Memory)和传感器(Sensing Operation)时，半浮栅存储器的读取速度较慢，将影响半导体器件的性能。

因此，需要一种新型的半浮栅存储器结构以及实现方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了有效解决上述问题，本发明提出了一种半浮栅存储器结构，包括：MOSFET、嵌入式TFET和控制栅极；所述控制栅极和所述嵌入式TFET相连接；所述MOSFET包括半浮栅、源极和漏极，所述嵌入式TFET包括第一二极管和第二二极管；所述半浮栅和所述第一二极管的输入端相连接，所述半浮栅和所述第二二极管的输入端相连接；所述源极和所述第一二极管的输出端相连接，所述漏极和所述第二二极管的输出端相连接。

优选地，所述控制栅极控制所述嵌入式TFET对所述半浮栅进行充放电以实现写功能，所述半浮栅存储器结构实施写功能时所述源漏极同时为高电位或者低电位。

优选地，所述半浮栅存储器结构通过所述半浮栅控制所述MOSFET来实现读功能，所述半浮栅存储器结构实施读功能时所述控制栅极保持所述嵌入式TFET关断。

优选地，所述MOSFET的阈值电压小于所述嵌入式TFET中的所述第一二极管和所述第二二极管的正向导通开启电压来实现所述半浮栅存储器结构的读功能。