[发明专利]一种减小硅通孔周围区域应力的方法

说明书

技术领域

本发明涉及微电子技术领域一种制造或处理半导体或固体器件的方法，尤其涉及一种如何减少硅通孔周围区域应力的方法。

背景技术

随着半导体技术的发展电子器件越做越小，集成度越来越高，包含的功能越来越多，器件的整体性能越来越强。半导体工艺特征尺寸已经达到纳米级，集成电路继续等比例缩小的局限性日益严重，越来越接近物理的极限。因此，高密度三维集成或3D集成成为微电子系统级集成的重要技术方向，它可以有效满足电子器件的高频高速、多功能、高性能、低功耗、小体积和高可靠性的要求。

硅通孔或贵穿孔（TSV）技术是实现3D系统级集成(System in package)的关键性技术之一。3D TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直通孔实现芯片之间互连的最新技术。其优势在于提供最短的垂直互连路径，降低电路延迟和功耗，减少对I/O引脚位置的限制，提高I/O通道带宽。但硅通孔的工艺制程较为复杂，主要包括硅孔刻蚀、绝缘层/阻挡层/种子层沉积、通孔填充、化学机械研磨、晶圆键合、拆键合、晶圆减薄、金属再布线制作、凸点制备等。上述步骤如刻蚀、通孔填充以及后续的热处理都会导致硅通孔的周围区域，特别是50微米之内的区域，出现一定的应力现象，这种应力会对硅通孔的使用寿命以及硅通孔外部区域的相邻器件的正常工作带来不利影响。目前主要采用对铜退火的方式，减少孔周围应力和应力影响范围(KOZ, Keep-Out-Zone)，这种方法属于传统的方法，热处理本身就会带来一定的应力，因此会影响到应力的消除。公开号为US2013/0049220A1的美国专利提出在TSV的周围设置应力栓(stress plug)并通过二者的特定的空间排列来减少上述应力的解决方案，但需要考虑硅晶格的方向，技术实现的难度很大。

发明内容

为了解决上述硅通孔周围区域应力集中的问题，本发明提出一种减小硅通孔周围区域应力的方法，技术方案如下：

一种减小硅通孔周围区域应力的方法，包括以下步骤：

a，提供衬底；

b，在衬底上进行硅通孔制备工艺；

c，在上述硅通孔外围衬底上一定区域内加工出一定深度以及特定形状的应力消除结构。

作为优选，上述步骤c中的应力消除结构为圆环状槽。

上述步骤c中的应力消除结构还可以为方形槽，或不封闭的弧形槽，直角槽。进一步，上述步骤c中的应力消除结构还可以是由离散的小孔组成的圆环、方形、不封闭的弧形槽、直角或其他形状。

上述步骤c中的一定区域的范围是硅通孔周围50微米以内区域。

上述步骤c中的一定深度的范围是从衬底表面起向下1-100微米。

上述步骤c中应力消除结构的加工工艺可以是干法刻蚀或湿法刻蚀。

与现有技术相比，本发明的有益效果在于克服了退火方式消除应力的工艺复杂度，只需在硅通孔周围一定区域内利用传统刻蚀方式开设特定结构的应力消除结构，就可以显著提高硅通孔的使用寿命以及外围器件的工作稳定性，具有工艺简单可靠、容易实现的优点。

附图说明

下面结合附图对本发明的具体实施作进一步说明。

图1为应力消除结构为圆环状槽的俯视图。

图2为应力消除结构为方形状槽的俯视图。

图3为应力消除结构为不封闭的弧形槽的俯视图。

图4为应力消除结构为离散的孔组成的圆环的俯视图。

图5为硅通孔与应力消除结构的剖视图。

具体实施方式

图1中，1为硅通孔，2为圆环状槽的应力消除结构。该圆环与硅通孔呈同心圆结构，但在实际设计过程中，也可以为非同心圆。圆环状槽2与硅通孔1的距离取决于硅通孔直径、高度等因素，通常可以在0-50微米范围，圆环状槽2的深度也取决于硅通孔直径、高度等因素，通常为0-100微米范围。这种应力消除结构对于硅通孔周围区域的应力消除比较均匀，适合器件分布也比较均匀的场合。图2与图1很类似，区别在于用一个方形槽2代替了圆环状槽。图3中，1为硅通孔，2为不封闭的弧形槽的应力消除结构。弧形槽围绕硅通孔对称排列，但视具体情况也可以只有一个弧形槽或多个弧形槽。图4中2代表由离散的小孔组成的圆环组成的应力消除结构，因为只是一个示意图，这里的离散小孔的形状可以不限于圆形，可以是方形、长方形或其他形状。

而且上述图1至4中给出的应力消除结构还可以在硅通孔周围0-50微米范围的面积和衬底表面0-100微米的深度范围内任意组合，不局限于使用一种结构。

图5是一个剖面图，显示出应力消除结构与硅通孔在垂直方向上的方位关系。