[发明专利]一种像素阵列基板以及包括其的平板传感器

权利要求书

1.一种像素阵列基板，包括：

像素阵列区以及包围所述像素阵列区的外围区域；

多条数据线；

与所述数据线交叉绝缘且位于所述外围区域的第一扫描线，其特征在于，

所述外围区域中还包括至少一个静电防护单元，其中，每个静电防护单元位于所述数据线与所述第一扫描线的交叉处，且每个静电防护单元电连接至一条数据线，每个静电防护单元包括：至少一个第一TFT晶体管和至少一个电容，其中每个所述第一TFT晶体管的底栅极与所述第一扫描线电连接，每个所述第一TFT晶体管的源极与所述数据线电连接，每个所述第一TFT晶体管的漏极与所述电容的第一电极电连接，每个所述第一TFT晶体管的顶栅极以及所述电容的第二电极均电连接至固定电位。

2.根据权利要求1所述的像素阵列基板，其特征在于，所述像素阵列区包括第二TFT晶体管；所述第一TFT晶体管的顶栅极与其源极和漏极交叠的面积小于所述像素阵列区的第二TFT晶体管的顶栅极与其源极和漏极交叠的面积。

3.根据权利要求1所述的像素阵列基板，其特征在于，所述像素阵列区包括第二TFT晶体管；所述第一TFT晶体管的开态电阻小于所述像素阵列区的第二TFT晶体管的开态电阻。

4.根据权利要求3所述的像素阵列基板，其特征在于，所述第一TFT晶体管的沟道长度小于所述像素阵列区的第二TFT晶体管的沟道长度。

5.根据权利要求1-4中任一项所述的像素阵列基板，其特征在于，所述第一TFT晶体管的底栅极位于其源极和漏极的下方且与其源极和漏极电绝缘；

所述第一TFT晶体管的顶栅极位于其源极和漏极的上方且与其源极和漏极电绝缘。

6.根据权利要求5所述的像素阵列基板，其特征在于，所述第一TFT晶体管的顶栅极为第一挡光金属。

7.根据权利要求5所述的像素阵列基板，其特征在于，所述外围区域中还包括公共电极环，所述第一TFT晶体管的顶栅极与所述公共电极环电连接。

8.根据权利要求7所述的像素阵列基板，其特征在于，所述第一电极与所述第一TFT晶体管的漏极同时形成，且位于同一层中。

9.根据权利要求8所述的像素阵列基板，其特征在于，在所述公共电极环与所述数据线交叠区域以外的区域，所述公共电极环包括第二挡光金属；其中，所述第二挡光金属位于所述第一电极所在层的上方且与其电绝缘。

10.根据权利要求9所述的像素阵列基板，其特征在于，在所述公共电极环与所述数据线交叠区域以外的区域，所述公共电极环还包括第三电极，其中，所述第三电极位于所述第二挡光金属下方并与其直接接触。

11.根据权利要求7所述的像素阵列基板，其特征在于，所述第二电极由位于顶栅极所在层中的第三挡光金属或者位于所述第一TFT晶体管的底栅极所在层中的金属形成；

所述第一电极和所述第二电极电绝缘；

所述第二电极与所述公共电极环电连接。

12.根据权利要求7所述的像素阵列基板，其特征在于，所述每个静电防护单元包括两个第一TFT晶体管和与每个第一TFT晶体管对应设置的电容，其中，所述两个第一TFT晶体管分别位于所述数据线的两侧，并且两个电容分别位于所述数据线的两侧；

所述两个第一TFT晶体管中每一个的底栅极与所述第一扫描线电连接，所述两个第一TFT晶体管中每一个的源极与所述数据线电连接，位于所述数据线一侧的第一TFT晶体管的漏极与位于所述数据线该侧的电容的第一电极电连接，位于所述数据线另一侧的第一TFT晶体管的漏极与位于所述数据线该另一侧的电容的第一电极电连接，所述两个第一TFT晶体管中每一个的顶栅极以及每个电容的第二电极均与所述公共电极环电连接。