[发明专利]三维导线的装置和方法

说明书

技术领域

本申请的方面总体上涉及半导体存储器。更具体地，本申请的方面涉及半导体存储器中的三维导线。

背景技术

半导体存储器的最新趋势是制造三维（3D）集成电路（3D IC）。3D IC包括各种结构，诸如硅中介层上的管芯、堆叠式管芯、多层级（multi-tiered）、堆叠式CMOS结构等。与传统的二维电路相比，这些3D电路提供了大量的优势，仅举几例：更低的功耗、更高的存储单元密度、更高的效率、缓解瓶颈、较短的关键路径延迟和较低的面积成本。通过纵向堆叠二维芯片并在芯片之间提供电源和信号通信连接（例如，使用衬底通孔，TSV）来构建堆叠式管芯3D IC。可选地，可以使用具有集成部件的单个管芯来构建3D IC，其中这些集成部件以三维方式被布置为多个层级。每一层级都具有其本身的有源器件层和/或互连结构。每一对相邻层级都通过绝缘层或薄半导体衬底或层彼此分离。不幸的是，这些3D IC的性能受限于纵向堆叠件中性能最差的芯片或层级的性能变化。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种层级间存储列，包括：

第一段，设置在三维集成电路（3D IC）的第一层级内，所述第一段包括第一位线、第一反相位线、和多个第一存储单元，所述多个第一存储单元设置在所述第一位线和所述第一反相位线之间，并且连接至所述第一位线和所述第一反相位线；

第二段，设置在所述3D IC的第二层级内，包括第二位线、第二反相位线、和多个第二存储单元，所述多个第二存储单元设置在所述第二位线和所述第二反相位线之间，并且连接至所述第二位线和所述第二反相位线；以及

其中，所述第一位线连接至所述第二位线，并且所述第一反相位线连接至所述第二反相位线。

在可选实施例中，所述第一段和所述第二段彼此平行地对准。

在可选实施例中，所述层级间存储列还包括：层级间字线，连接穿过所述第一段和所述第二段。

在可选实施例中，所述第一位线包括：第一位线部分和横向偏移第二位线部分，所述第二位线包括：第三位线部分和横向偏移第四位线部分；以及，通过纵向位线连接所述横向偏移第二位线部分和所述横向偏移第四位线部分。

在可选实施例中，所述第一反相位线包括：第一反相位线部分和横向偏移第二反相位线部分，所述第二反相位线包括：第三反相位线部分和横向偏移第四反相位线部分；以及，通过纵向位线连接所述横向偏移第二反相位线部分和所述横向偏移第四反相位线部分。

在可选实施例中，所述第一位线和所述第二反相位线设置在所述多个第一存储单元和所述多个第二存储单元的第一侧上，并且所述第二位线和所述第一反相位线设置在所述多个第一存储单元和所述多个第二存储单元的第二侧上。

在可选实施例中，所述第一位线包括：第一位线部分和横向偏移第二位线部分，所述第二位线包括：第三位线部分和垂直第四位线部分；以及，通过纵向位线连接所述横向偏移第二位线部分和所述垂直第四位线部分。

在可选实施例中，所述第一反相位线包括：第一反相位线部分和横向偏移第二反相位线部分，所述第二反相位线包括：第三反相位线部分和垂直第四反相位线部分；以及，通过纵向位线连接所述横向偏移第二反相位线部分和所述垂直第四反相位线部分。

根据本发明的另一个方面，还提供了一种三维集成电路（3D IC），包括：

第一存储单元段和第二存储单元段，设置在所述3D IC的第一层级内；

第三存储单元段和第四存储单元段，设置在所述3D IC的第二层级内；

层级间导线，连接在所述第一层级中的至少一段和所述第二层级中的至少一段之间；以及

其中，每一个存储单元段都包括第一位线、第二位线、和至少一个存储单元，所述至少一个存储单元设置在所述第一位线和所述第二位线之间，并且连接至所述第一位线和所述第二位线。

在可选实施例中，所述层级间导线是字线。

在可选实施例中，所述层级间导线是通过将所述第一存储单元段的第一位线和第二位线与所述第四存储单元段的相应位线连接而形成的位线。

在可选实施例中，所述第二存储单元段的第一位线和第二位线与所述第三存储单元段的相应位线连接。

在可选实施例中，所述3D IC还包括：第五存储单元段和第六存储单元段，设置在所述3D IC的第三层级内；其中，所述第五存储单元段连接至所述第一存储单元段和所述第三存储单元段，并且所述第六存储单元段连接至所述第二存储单元段和所述第四存储单元段。