[发明专利]闪存的制造方法有效

专利信息
申请号: 201410014227.1 申请日: 2014-01-13
公开(公告)号: CN104779209B 公开(公告)日: 2018-07-20
发明(设计)人: 张冬平;万宇 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L27/11524 分类号: H01L27/11524;H01L21/28
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 屈蘅;李时云
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 闪存 制造 方法
【说明书】:

发明提出了一种闪存的制造方法,将浮栅仅仅形成在浅槽隔离的表面,不再横跨浅槽隔离以及氧化层的表面,在后续对控制栅进行刻蚀时,无需再刻蚀所述浮栅,因此被刻蚀层的均匀性较佳,致使刻蚀易于控制,避免对半导体衬底造成损伤或者留下残留物,从而提高闪存的良率。

技术领域

本发明涉及半导体制造领域,尤其涉及一种闪存的制造方法。

背景技术

闪存作为一种主要的非挥发性存储器,其在智能卡、微控制器等领域有着广泛的用途。

请参考图1a至图3a和图1b至图3b,图1a至图3a为现有技术中闪存制造过程中的俯视图,图1b至图3b为图1a至图3b沿虚线的剖面示意图;现有技术中的闪存制造方法包括:

S1:提供半导体衬底10,所示半导体衬底10中形成有浅槽隔离(STI)20,在所述半导体10的表面形成有氧化层11,如图1a和图1b所示;

S2:在所述浅槽隔离20以及氧化层11的表面形成条形的浮栅(Floating Gate,FG)30,所述浮栅30横跨所述浅槽隔离20和氧化层11的表面,如图1a和图1b所示;

S3:在所述浮栅30和氧化层11的表面依次形成介质层40以及控制栅50,如图2a和图2b所示;

S4:依次刻蚀所述控制栅50、介质层40以及位于氧化层11表面的浮栅30,暴露出所述氧化层11,如图3a所示。

然而,由于在步骤S4中,在控制栅50、介质层40以及位于氧化层11表面的浮栅30时,由于整个控制栅50的表面不平,并且在有些区域仅存在一层控制栅50,因此,在刻蚀时无法精确的控制刻蚀的程度,若刻蚀程度不足时(Under Etch),易在所述氧化层11的表面遗留残留物60,如图3b所示;若刻蚀程度较深时(Over Etch),由于所述氧化层11较薄,通常极易被刻蚀掉,从而对所述半导体衬底10造成损伤。

综上,现有技术中的闪存制造方法工艺窗口较窄,无法满足工艺的需要。

发明内容

本发明的目的在于提供一种闪存的制造方法,能够避免上述问题,增大工艺窗口。

为了实现上述目的,本发明提出了一种闪存的制造方法,包括步骤:

提供半导体衬底,所述半导体衬底中设有浅槽隔离,所述半导体衬底表面设有氧化层;

在所述浅槽隔离表面形成浮栅;

后续依次形成介质层和控制栅。

进一步的,形成浮栅的步骤包括:

在所述氧化层以及浅槽隔离的表面形成浮栅层;

刻蚀所述浮栅层,暴露出所述氧化层,形成浮栅,使所述浮栅位于所述浅槽隔离的表面。

进一步的,形成介质层和控制栅的步骤包括:

在所述浮栅、浅槽隔离和氧化层的表面依次形成介质层和控制栅层;

依次刻蚀所述控制栅层和介质层,暴露出所述氧化层的表面。

进一步的,所述半导体衬底为硅衬底。

进一步的,所述浅槽隔离为氧化物。

进一步的,所述浮栅为多晶硅。

进一步的,所述介质层为氧化硅-氮化硅-氧化硅的组合。

进一步的,所述控制栅为多晶硅。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410014227.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top