[发明专利]一种三维芯片堆栈结构

说明书

技术领域

本发明相关于一种半导体结构，特定而言是关于一种具有优选空间配置效率的三维芯片堆栈结构。

背景技术

随着电子装置朝微小化与多功能化的发展，半导体装置也被迫高度集积化。应此需求，已有所谓多芯片封装结构(Multi-chip Package)被提出，其涉及将多个芯片堆栈整合，以及对于有限空间的利用。

图1与图2，分别为两种传统芯片堆栈结构示意图。图1显示每层芯片层(以90a为例)包含基材901及位于基材901上的介电层902，基材901上有内部电路912被介电层902包围，介电层902上有金属层911透过通孔903而连接内部电路912。利用传统硅通孔(through silicon via；TSV)93a、93b技术进行双芯片层90a、90b的堆栈结构制造时，金属层911除了用于连接芯片内部电路912还与上方芯片90a背面的凸块92相接合。

另一方面如图2所示，若上下芯片层95a、95b有需要各自区别或选择，通常采用增加第二层金属层96的方式达到目的，缺点为至少需要两层金属层以致于制造成本会提高。

目前已有许多的改良式堆栈结构被提出，例如美国专利号US 7816776所描述的，其特点在于相邻两层芯片具有呈对称的硅通孔及连接凸块，由此同时形成串行式(series)及并列式(parallel)的层间传导路径，并配合内部电路运算来得到各层的区别。

发明内容

针对现有技术存在的缺陷和不足，本发明目的在于减少三维芯片堆栈结构对必要的层间区别电路与选择电路需要的层间金属层数。

本发明另一目的在于提供一种制程简化及较低成本的三维芯片堆栈结构。

为达到上述目的，本发明采用以下技术方案：

本发明提供一种三维芯片堆栈结构，其包括有多层芯片层，每层芯片层于顶侧设置多个单层导体。上述每个单层导体上设置测试垫，并且在每层芯片层中，相邻单层导体在结构上沿芯片层纵向以预定距离偏移后呈镜像对称。

相邻测试垫是沿芯片层纵向相隔预定距离，每层芯片层的多个单层导体的排列是相对于相邻芯片层的多个单层导体的排列偏移预定距离。两层相邻芯片层中，在上芯片层的多个单层导体的至少一个是经由第一硅通孔连通到在下芯片层的对应单层导体，第一硅通孔是沿芯片层高度方向垂直延伸的。

上下相邻的芯片层包括的多个单层导体与内部的硅通孔，为沿芯片层以预定距离偏移后复制的图形。如图3中单层导体22可视为单层导体11复制在上下相邻芯片层并偏移预定距离的结果，硅通孔的位置安排也一样。上述方法可使经上层芯片层的特定测试垫所输入的信号往下层芯片层的相对位置横向传输至相邻的测试垫与其内部电路，而不是只能在堆栈芯片的垂直高度方向上直接传输。

由本发明的堆栈结构设计可实现一种紧凑半导体装置，其形成用于不同位置电信号传导的单层导体所需光罩设计变得相当简化，使得整体制作过程的效率有效提升，也同时减少了制造成本。

前述每个单层导体可包含具有夹角的垫分支与非垫分支，其中测试垫位于垫分支上，且两相邻芯片层中，在上芯片层至少一个单层导体是通过非垫分支经由第一硅通孔垂直地连通到在下芯片层的对应单层导体。这样的单层导体在优选实施例中为L型单层导体。单层导体材料最好为金属，例如铜。

每个单层导体可连接一个区别电路，每个区别电路包括两个输入端与两个输出端，其中一个输入端透过重置信号源连接接地面，其中一个输出端与锁定控制电路连接。锁定控制电路包含两个反相器与两个N型金氧半场效晶体管，其中后一个N型金氧半场效晶体管的汲极端连接到接地面。

此外每层芯片层中可配有选择电路，例如，只有最左或最右方的单层导体连接选择电路，用以控制特定芯片层的选择。

上述测试垫可为各种形状，例如方形。测试垫材质例如为铝、银或铜。

以上所述是用以阐明本发明的目的、达成此目的的技术手段、以及其产生的优点等等。而本发明可从以下优选实施例的叙述及权利要求使读者得以清楚了解。

附图说明

图1是传统芯片堆栈结构示意图。

图2是另一传统芯片堆栈结构示意图。

图3是依据本发明第一优选实施例具有区别电路的双层芯片堆栈结构示意图。

图4是由俯视角度观察图3中相邻芯片层的单层导体相对位置的示意图。

图5是依据本发明第二优选实施例具有区别电路的四层芯片堆栈结构示意图。

图6是第二优选实施例中与区别电路控制相关电路的示意图。