[发明专利]在共同衬底上具有不同功函数的非平面I/O半导体器件和逻辑半导体器件

说明书

说明了在共同衬底上具有不同功函数的非平面I/O和逻辑半导体器件及制造在共同衬底上具有不同功函数的非平面I/O和逻辑半导体器件的方法。例如，一种半导体结构包括布置在衬底上的第一半导体器件。第一半导体器件具有导电类型，并包括具有第一功函数的栅极电极。半导体结构还包括布置在衬底上的第二半导体器件。第二半导体器件具有所述导电类型，并包括具有不同的第二功函数的栅极电极。

技术领域

本发明的实施例属于半导体器件和工艺领域，具体而言，属于在共同衬底上具有不同功函数的非平面I/O和逻辑半导体器件及在共同衬底上制造具有不同功函数的非平面I/O和逻辑半导体器件的方法。

背景技术

过去几十年中，集成电路中部件的规模缩小是日益增长的半导体工业背后的驱动力。到越来越小的部件的规模缩小实现了功能单元在半导体芯片的有限基板面上增大的密度。例如，收缩晶体管尺寸允许在芯片上包含增大数量的存储或逻辑器件，导致制造出具有增大容量的产品。但对于更大容量的驱策并非没有问题。优化每一个器件的性能的必要性变得日益显著。

在集成电路器件的制造中，随着器件尺寸不断缩小，诸如鳍式场效应晶体管(fin-FET)的多栅晶体管已经变得更为普遍。在传统工艺中，通常在大块硅衬底或绝缘体上硅结构衬底上制造fin-FET。在一些实例中，由于其较低的成本和与现有高产量大块硅衬底基础结构的兼容性，大块硅衬底是优选的。

但多栅晶体管的规模缩小并非没有后果。随着微电子电路的这些基本结构单元的尺寸减小，并且随着在给定区域中制造的基本结构单元的绝对数量增大，对用于制造这些结构单元的半导体工艺的约束变得令人难以应对。

附图说明

图1A示出了具有布置在共同衬底上的I/O晶体管和逻辑晶体管的半导体结构的非完整部分的横截面图。

图1B示出了根据本发明实施例的具有布置在共同衬底上的I/O晶体管和逻辑晶体管的半导体结构的非完整部分的横截面图。

图2A-2F示出了根据本发明实施例的在共同衬底上制造I/O晶体管和逻辑晶体管的方法中的多个操作的横截面图，其中：

图2A示出了具有在逻辑晶体管的栅极电极区中、但不在I/O晶体管的栅极电极区中形成的硬掩模的不完整半导体结构；

图2B示出了去除了功函数金属层在I/O晶体管的栅极电极区的部分的图2A的结构；

图2C示出了具有形成于其上的第二功函数金属层和第二硬掩模层的图2B的结构；

图2D示出了在凹陷第二硬掩模层后的图2C的结构；

图2E示出了在去除第二功函数层的露出部分后的图2D的结构；及

图2F示出了在去除硬掩模的剩余部分和第二硬掩模层后的图2E的结构。

图3A示出了根据本发明实施例的非平面半导体器件的横截面图。

图3B示出了根据本发明实施例的沿图3A的半导体器件的a-a’轴的平面图。

图4示出了根据本发明一个实现方式的计算设备。

具体实施方式

说明了在共同衬底上具有不同功函数的非平面I/O和逻辑半导体器件及在共同衬底上制造具有不同功函数的非平面I/O和逻辑半导体器件的方法。在以下说明中，阐述了多个特定细节，例如特定集成和材料状况，以便提供对本发明的实施例的透彻理解。对于本领域技术人员来说，显然，本发明的实施例的实践可以无需这些特定细节。在其他实例中，没有详细说明诸如集成电路设计布局的公知的特征，以免不必要地使得本发明的实施例模糊不清。而且，会理解，附图中所示的不同实施例是说明性表示，不一定按照比例绘制。