[发明专利]在共同衬底上具有不同功函数的非平面I/O半导体器件和逻辑半导体器件

权利要求书

1.一种片上系统(SoC)集成电路，包括：

N型I/O晶体管，所述N型I/O晶体管布置在衬底上方，所述N型I/O晶体管包括具有第一功函数层和第一栅极长度的栅极电极；以及

N型逻辑晶体管，所述N型逻辑晶体管布置在所述衬底上方，所述N型逻辑晶体管包括具有第二功函数层和小于所述第一栅极长度的第二栅极长度的栅极电极，所述第二功函数层具有的功函数低于所述第一功函数层的功函数，其中，在所述N型I/O晶体管中不包括所述第二功函数层并且在所述N型逻辑晶体管中不包括所述第一功函数层。

2.根据权利要求1所述的片上系统集成电路，其中，所述第一功函数金属层的厚度大于所述第二功函数金属层的厚度。

3.根据权利要求1所述的片上系统集成电路，其中，所述第一功函数金属层的总材料成分与所述第二功函数金属层的总材料成分不同。

4.根据权利要求1所述的片上系统集成电路，其中，所述第一功函数金属层的总材料成分和厚度两者与所述第二功函数金属层的总材料成分和厚度都不同。

5.根据权利要求1所述的片上系统集成电路，其中，所述第一功函数层的功函数比所述第二功函数层的功函数更靠近带隙中值在约50-80毫伏范围的量。

6.根据权利要求1所述的片上系统集成电路，其中，所述N型I/O晶体管和所述N型逻辑晶体管都是fin-FET器件或三栅器件。

7.一种制造半导体结构的方法，所述方法包括：

在衬底上方形成第一半导体鳍状物和第二半导体鳍状物；

在所述第一半导体鳍状物上方形成具有第一间距的第一多条栅极线，并且在所述第二半导体鳍状物上方形成具有较窄的第二间距的第二多条栅极线，所述第一多条栅极线和所述第二多条栅极线两者都包括一导电类型的第一功函数金属层；以及

在所述第一多条栅极线中，但不在所述第二多条栅极线中，以所述导电类型的第二功函数金属层来取代所述导电类型的所述第一功函数金属层。

8.根据权利要求7所述的方法，其中，形成所述第一多条栅极线和所述第二多条栅极线包括使用取代栅极技术。

9.根据权利要求7所述的方法，其中，以所述导电类型的所述第二功函数金属层取代所述导电类型的所述第一功函数金属层包括：在所述第二多条栅极线中，但不在所述第一多条栅极线中遮掩所述导电类型的所述第一功函数金属层的一部分。

10.根据权利要求9所述的方法，其中，在所述第二多条栅极线中遮掩所述导电类型的所述第一功函数金属层的一部分包括：形成并蚀刻碳硬掩模，其中，在所述第二多条栅极线中的碳硬掩模的蚀刻速率比在所述第一多条栅极线中的碳硬掩模的蚀刻速率慢。

11.根据权利要求7所述的方法，其中，以所述导电类型的所述第二功函数金属层取代所述导电类型的所述第一功函数金属层包括：蚀刻所述导电类型的所述第一功函数金属层，以及以大于所述导电类型的所述第一功函数金属层的厚度的厚度来形成所述导电类型的所述第二功函数金属层。

12.根据权利要求7所述的方法，进一步包括：

由所述第一半导体鳍状物和所述第一多条栅极线来形成I/O晶体管；以及

由所述第二半导体鳍状物和所述第二多条栅极线来形成逻辑晶体管。

13.根据权利要求12所述的方法，其中，形成所述I/O晶体管包括形成N型I/O晶体管，并且其中形成所述逻辑晶体管包括形成N型逻辑晶体管。