[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

存储器阵列，包括多个双单元，各所述双单元通过阈值电压的差异而保持二进制数据， 并由各自能够电改写的第1存储元件和第2存储元件构成；以及

电压控制电路，在接受了所述双单元数据的消除请求时，在使所述第1存储元件与所述 第2存储元件的阈值电压均增加的预写之后的消除脉冲施加时，将与所述第1存储元件连接 的第1位线的电压和与所述第2存储元件连接的第2位线的电压设定成不同。

2.根据权利要求1所述的半导体装置，其中，

所述电压控制电路包括：第1位线电压控制电路，在所述双单元数据的写入时，对从外 部提供的写入数据进行锁存，根据锁存的值，将用于使所述第1存储元件的阈值电压变化的 写入电流供给到所述第1位线；以及

第2位线电压控制电路，在所述双单元数据的写入时，对从外部提供的反相写入数据进 行锁存，根据锁存的值，将用于使所述第2存储元件的阈值电压变化的写入电流供给到所述 第2位线，

所述第1位线电压控制电路在所述消除脉冲施加时将所述第1位线的电压设定为接地 电压，

所述第2位线电压控制电路在所述消除脉冲施加时将所述第2位线的电压设定为电源 电压VDD。

3.根据权利要求2所述的半导体装置，其中，

所述半导体装置还包括与多根所述第1位线连接的第1主位线以及与多根所述第2位线 连接的第2主位线，

所述第1位线电压控制电路包括：第1置位部，接受第1锁存置位信号；

第1保持部，保持与所述第1锁存置位信号的电平相应的电平；以及

第1设定部，根据在所述第1保持部内保持的电平，将所述第1主位线的电压设定为所述 电源电压VDD或者所述接地电压，

所述第1锁存置位信号在所述消除脉冲施加时是将所述第1主位线的电压设定为所述 接地电压的电平，

所述第2位线电压控制电路包括：第2置位部，接受第2锁存置位信号；

第2保持部，保持与所述第2锁存置位信号相应的电平；以及

第2设定部，根据在所述第2保持部内保持的电平，将所述第2主位线的电压设定为所述 电源电压VDD或者所述接地电压，

所述第2锁存置位信号在所述消除脉冲施加时是将所述第2主位线的电压设定为所述 电源电压VDD的电平。

4.根据权利要求2所述的半导体装置，其中，

所述半导体装置还包括与多根所述第1位线连接的第1主位线以及与多根所述第2位线 连接的第2主位线，

所述第1位线电压控制电路包括：第1保持部，被输入第1数据，并保持与所输入的所述 第1数据的电平相应的电平；以及

第1设定部，根据在所述第1保持部内保持的电平，将所述第1主位线的电压设定为所述 电源电压VDD或者所述接地电压，

所述第1数据在所述消除脉冲施加时是将所述第1主位线的电压设定为所述接地电压 的电平，

所述第2位线电压控制电路包括：第2保持部，被输入具有使所述第1数据的电平反相而 获得的电平的第2数据，保持与所输入的所述第2数据的电平相应的电平；以及

第2设定部，根据在所述第2保持部内保持的电平，将所述第2主位线的电压设定为所述 电源电压VDD或者所述接地电压，

所述第2数据在所述消除脉冲施加时是将所述第2主位线的电压设定为所述电源电压 VDD的电平。