[发明专利]具有栅极氧化物层处减小电场的半导体器件

说明书

半导体器件，例如功率MOSFET、IGBT或MOS晶闸管，例如由SiC制成，具有在栅极氧化物层界面处的减小的电场。在一个实施例中，器件包括栅极（36）、源极（34）和漏极，其中栅极至少部分地接触栅极氧化物层（40）。为了减小在栅极氧化物层上的电场，器件具有在例如N型JFET区的第二相对的导电类型的JFET区（52）内的例如P⁺型区的第一导电类型的高掺杂区（46’），所述JFET区（52）是例如N型漂移区的所述第二导电类型的漂移区（42）的一部分，位于例如P⁺型阱的所述第一导电类型的高掺杂阱（50）之间。

技术领域

本公开涉及晶体管结构，且特别是例如具有在栅极氧化物处减小电场的金属氧化物半导体场效应晶体管（MOSFET）的晶体管结构，以及用于制造这样的晶体管结构的方法。

背景技术

金属氧化物半导体场效应晶体管（MOSFET）是公知的。特别是，功率MOSFET已经被商品化并被预期广泛用在功率系统中。对于传统MOSFET结构，例如在碳化硅（SiC）上的功率MOSFET，一个潜在的问题是在器件的结场效应（JFET）区的中心中的栅极氧化物处的高电场的存在。JFET区通常是可包括N型掺杂剂的N型漂移层的活性部分，并位于两个P型阱之间。JFET区可以指的是与通过施加栅极电压来达到P型阱的表面的沟道区接触的区。JFET区与N+源极区、沟道区、N型漂移区、衬底和漏极电极一起构成电子的传导路径。在高偏置被施加到漏极（接近于操作最大值）且栅极被保持接近地电位的操作条件下，高电场在恰好位于JFET区之上的栅极氧化物中创建。在界面材料和栅极氧化物中的瑕疵可能导致在长期阻塞操作（其中漏极被置于高正偏置下）期间的栅极氧化物故障。其次，传统MOSFET也可能在长期阻塞操作（其中漏极被置于高正偏置下）期间遭受可能的热载流子注入。

发明内容

本公开涉及具有在栅极氧化物界面处的减小的电场的晶体管，因而由于较低的栅极氧化物场而导致在长期阻塞操作（其中漏极被置于高正偏置下）期间的改善的器件可靠性，并导致在长期阻塞操作（其中漏极被置于高正偏置下）期间热载流子注入到栅极氧化物中的可能性的减小。 在一个优选实施例中，晶体管器件是MOSFET器件，且甚至更优选地是碳化硅（SiC）MOSFET器件。然而，晶体管器件可以更一般地是具有晶体管（例如功率MOSFET、双注入场效应晶体管（DIMOSFET）、绝缘栅双极晶体管（IGBT）等）的任何类型的器件。

在一个实施例中，公开了具有在栅极氧化物处的减小的电场的晶体管器件。晶体管器件包括栅极、漏极和源极，其中栅极至少部分地在栅极氧化物层的顶上。晶体管器件具有在晶体管器件的JFET区内的P+区，以便减小在栅极氧化物上的电场。晶体管器件可减小在栅极氧化物界面处的电场，并显著减小或消除可能在长期阻塞操作（其中漏极被置于高正偏置下）期间出现的可靠性问题或故障。

在另一实施例中，晶体管器件具有栅极、源极和漏极，并包括第一导电类型的第一外延层、在第一外延层上的第二导电类型的第二外延层以及邻近晶体管器件的第一表面的掩埋沟道层。掩埋沟道层跨越第二外延层的一部分延伸并至少部分地被覆盖有栅极氧化物。晶体管器件还包括从第一外延层向下延伸到晶体管器件的主体内到一深度的第一导电类型的阱区、邻近阱区的JFET区和在阱区之下的漂移层。

在晶体管器件的JFET区内引入在一个实施例中可以是P+区的第一导电类型的分离区。在一个实施例中，P+区基本上在JFET区的中间被引入并连接到源极，其从晶体管器件的漏极侧有效地屏蔽电场。在JFET区内被引入的P+区也可以比P+阱区浅，这也可减轻电流扩展电阻。