[发明专利]具有选择性掺杂间隔的全包围栅极碳纳米管晶体管

说明书

技术领域

本公开涉及半导体器件，特别是碳纳米管晶体管以及制造碳纳米管晶体管的方法。

背景技术

碳纳米管场效应晶体管(CNT FETs)通过缩放至亚10纳米(nm)机制的沟道长度能够提供低电压性能。在高度集成数字应用中的CNTFETs中采用自对准栅极结构。当为该种数字应用考虑CNT FETs时，能够获得尽可能低的用于在开关状态间切换的电压是有用的。操作电压的降低能够改善用于该种应用的CNT FET的质量及适用性。

发明内容

根据一个实施例，制造半导体器件的方法包括：在衬底上形成碳纳米管；移除衬底部分以在所述碳纳米管的一段之下形成凹陷；在所述凹陷中施加掺杂的材料以制造所述半导体器件。

根据另一个实施例，一种制造晶体管的方法，包括：在衬底上形成碳纳米管材料；在所述衬底上形成一个或多个接触以在所述一个或多个接触之间定义间隙；移除在所述间隙中的衬底部分；在所述间隙中施加掺杂的材料以制造所述晶体管。

根据另一个实施例，一种制造自对准碳纳米管晶体管的方法，包括：在衬底上形成碳纳米管；在所述衬底上形成位于所述碳纳米管上方的源极接触；在所述衬底上形成位于所述碳纳米管上方的漏极接触，其中所述漏极接触与所述源极接触通过间隙隔开；移除在所述间隙中的衬底部分，所述间隙位于所述源极接触与所述漏极接触之间；在所述间隙中施加掺杂的材料以制造所述自对准的碳纳米管晶体管。

通过本公开中的技术能够实现附加的特征和优势。本公开的其它实施例以及方面在本文中进行了详细的描述，并被当作请求权利的公开的一部分。为了更好的理解本公开的优势和特征，可参看说明书描述以及附图。

附图说明

在说明书的结尾部分特别指明了所认为的本公开的主题，并在权利要求书部分清楚的对其要求了权利。通过后面结合了附图的详细描述，能够清楚的了解上述特征、其它特征，以及本公开的优势。

图1示出在示范性的CNT FET的初始生产阶段在衬底的选定位置放置的碳纳米管；

图2示出在第二生产阶段形成在硅衬底之上的第一接触以及第二接触；

图3示出了在衬底的硅层中形成的凹陷；

图4示出了沉积间隔材料的涂敷阶段；

图5示出高k电介质沉积阶段；

图6示出了栅极沉积阶段；

图7示出了采用本公开示范性方法制造的示范性的碳纳米管场效应晶体管；

图8示出部分金属栅极被移除的碳纳米管场效应晶体管的替代实施例；

图9示出说明了本文所公开的CNT FET的示范性的方法的流程图；以及

图10示出掺杂CNT FET的间隔材料时所具有的在漏极电流与栅极-源极电压关系曲线图上的效果。

具体实施方式

图1-6示出了本公开中示范性半导体器件的生产或制造的多个阶段。在一个示范性实施例中，半导体器件是具有掺杂的栅极区域的碳纳米管场效应晶体管(CNT FET)。作为在栅极形成之前沉积源极和漏极接触并对于沉积的源极和漏极接触形成栅极的结果，通过本文公开的示范性的制造CNT FET的方法能够产生自对准的CNT FET。该源极和漏极接触可用作与栅极形成中所使用的蚀刻剂有关的掩模，并且提供定义该栅极区域的至少一个尺寸的各向异性蚀刻(anisotropic etching)。此外，该栅极区域包括在源极和漏极接触之间延伸的碳纳米管桥。在栅极区域沉积间隔材料和/或高k介电质的结构以掺杂该栅极区域。在一个示范性实施例中，只提供了掺杂的间隔材料(spacer material)。该栅极材料可被沉积在栅极区域以周边地围绕该CNT桥。

图1示出在示范性的CNT FET的初始生产阶段，在衬底的选定位置放置的碳纳米管102。在这个示范性实施例中，衬底可以是绝缘体上硅(silicon-on-insulator，SOI)晶片，包括位于例如为BOX(掩埋氧化物)层106(可以包括二氧化硅)的绝缘层的顶部的顶层或硅层104。用作晶体管器件沟道的碳纳米管102沉积在硅层104的表面130上。在多种实施例中，碳纳米管102是半导体材料。