[发明专利]基于氮化镓纳米线的电子器件

说明书

技术领域

本发明涉及基于氮化物半导体纳米线的诸如功率和RF电子器件的半导体器件和生产该半导体器件的方法。

背景技术

基于氮化镓（GaN）的晶体管包括GaN/AlGaN HEMT（高电子迁移率晶体管）或HFET（异质结场效应晶体管）结构，其包括2DEG（二维电子气）。理论上GaN材料提供优越的性质，其具有比Si和SiC两者更好的电子迁移率（速度、效率）和更好的高电压能力。GaN功率和RF技术包括AlGaN/GaN HEMT和肖特基二极管。然而，今天的GaN技术一般地在成本方面高于Si技术，并且一般地在材料质量和高电压可靠性方面劣于SiC技术。这是由于使用了异质衬底，所述异质衬底由不能在商业上可行的成本水平下制作足够生产水平的GaN同质衬底而成为必要。因此，GaN电子器件技术的主要限制归结为材料晶体位错和晶片生产成本，其与源自于异质衬底上的生长的位错的最小化有关。

在由常规方法（异质外延生长）产生的氮化物层中以车螺纹位错形式形成的晶格失配位错降低了功率电子器件的操作电压能力且降低了器件的可靠性。衬底与氮化物（器件）层之间的缓冲层的添加减少了缺陷的数目。通常，这给出对于SiC上的GaN生长而言10^-8-10^-9 cm^-2、对于蓝宝石衬底上的GaN生长而言略高且对于Si上的GaN而言10^-9-10^-10 cm^-2的缺陷密度。然而，缓冲层的沉积增加器件的成本。较厚缓冲层提供高于较薄缓冲层的器件质量。这可以由较长的生长时间来实现，但是较长的生长时间增加器件的成本。此外厚缓冲层的添加可由于衬底与缓冲层之间的晶格失配而引发晶片弯曲。

通常由工业规模MOCVD技术来生长GaN膜。为了实现膜的可接受质量，用诸如NH₃和TMG（三甲基镓）之类的高前体流和因此的高分压力来执行生长。一般使用的测量是所谓的“V/III-比”，其与前体元素的摩尔流有关，例如NH₃与TMG之间的摩尔比。用于GaN膜生长的V/III-比在1000-10000范围内。

今天的顶级标准GaN膜确实仍具有非常高的缺陷密度。在此类背景下，作为基于氮化物的纳米线的1维结构已吸引了来自研究员的许多注意力。已经报告了用于GaN纳米线生长的诸如VLS、模板约束生长以及氧化物辅助生长之类的若干方法。

另外，可以使用绝缘/非绝缘缓冲层来防止各个纳米器件与它们的邻居短路。各个器件之间的短路排除了芯片上多器件电路。不导电或半绝缘衬底对于RF应用而言是有利的。一般地增强GaN中的n型性质的车螺纹位错限制了制造半绝缘缓冲器材料的可能性。

从20世纪90年代开始已广泛地研究GaN的选择性区域生长以降低GaN膜中的位错密度。根据点图案化GaN开口，Akasaka等人示出了具有5μm的直径的GaN柱生长。最近，Hersee等人报告了使用选择性区域生长的GaN导线的阵列制作。描述的是，必须将脉冲生长用于生长GaN纳米线以约束横向生长。脉冲生长也称为迁移增强生长。可将该方法描述为两步方法，其包括称为选择性生长步骤的初始纳米线生长步骤，其中，提供两个前体气体。初始生长步骤后面是脉冲生长的次要步骤，其中，在此时提供前体气体中的一个。

发明内容

实施例涉及一种制造半导体器件的方法，其包括：在衬底上面形成多个半导体纳米线，在每一个纳米线上形成半导体体积元件，将每一个体积元件平面化以形成具有基本上平面的上表面的多个分立底座元件，且在所述多个底座元件中的每一个底座元件中形成器件。

另一实施例涉及一种半导体器件，其包括：位于衬底上面的绝缘生长掩模、从生长掩模中的开口突出的多个III-氮化物半导体纳米线和多个分立III-氮化物半导体台面。所述多个台面中的每一个台面位于所述多个纳米线中的每一个纳米线周围和上面，并且每一个台面具有基本上平面的c-平面上表面。该器件还包括位于每一个半导体台面上面的至少一个电极。

在从属权利要求中限定了本发明的实施例。当结合附图和权利要求考虑时，根据本发明的以下详细描述，本发明的其它目的、 优点和新颖特征将变得显而易见。

附图说明

现在将参考附图来描述本发明的优选实施例，在所述附图中：

图1示意性地图示出根据本发明的实施例的纳米线。

图2a示意性地图示出根据本发明的实施例的方法且图2b是根据本发明的实施例的方法的流程图。