[实用新型]一种上电复位电路

说明书

技术领域

本实用新型涉及一种上电复位电路，特别涉及起拉电压和复位时间可控的上电复位电路。

背景技术

目前，传统的上电复位电路通常由延时电路和脉冲产生电路组成。现在参考图1，该图示出了传统的上电复位电路结构。一般采取RC电路控制上电复位电路的延时。但是因为此电路中没有器件限制电容2的充电时间，如果电源的上电时间远远大于RC充电时间时，上电复位信号的起拉电压不能保证足够高，复位时间不确定，从而不能正确初始化内部电路。参考图2，该图示出了改进过的上电复位电路结构。这种“充电箝位”上电复位电路，采用N个MOS管组成的“充电箝位”电路来提高起拉电平高度，但是由于级联结构的 NMOS晶体管4，5，6需要电源电压高于N倍阈值电压, 所以这种电路结构不适合低电源电压芯片。参考图3，该图示出了另一种简单的上电复位电路结构，包括脉冲产生模块24和施密特电路25，通过施密特电路25给脉冲信号整形，输出复位信号。但是由于施密特的翻转电压与P管、N管的阈值电压密切相关，且脉冲宽度和高度对复位电路的要求较高，在各种工艺角和温度的情况下，施密特电路很有可能不进行翻转，导致复位不理想甚至失败。

实用新型内容

为了解决上述技术问题，本实用新型提供一种起拉电压和复位时间可控的上电复位电路。

本实用新型解决上述问题的技术方案是：一种上电复位电路，包括脉冲产生模块、延时整形模块和正反馈模块，其特征在于：所述脉冲产生模块包括：第一NMOS管、第二NMOS管，所述第一NMOS管的栅极与第二NMOS管的栅极连接，源极接低电源，漏极与第一反相器的输入端连接，所述第二NMOS管的源极接低电源；第一PMOS管，所述第一PMOS管的栅极与第一反相器的输出端连接，其源极接地，漏极与所述第二NMOS管的漏极连接；

所述正反馈模块包括：第二PMOS管、第三PMOS管，所述第二PMOS管的栅极与第三PMOS管的栅极连接，其源极接地，漏极与第一NMOS管的漏极相连，所述第三PMOS管的源极接地，漏极与第二反相器的输入端连接；第三反相器，其输入端接低电源，输出端与第二PMOS管的栅极相连；与非门，其有两个输入端，一个输入端连接所述第二反相器的输出端，另一个输入端连接所述第三反相器的输出端，其输出端与第四反相器的输入端连接；第三NMOS管、第四NMOS管，第三NMOS管的栅极与第四NMOS管的栅极相连，其源极接低电源，漏极与第一反相器的输入端连接，第四NMOS管的栅极连接第四反相器的输出端，其源极接低电源，漏极连接第二反相器的输入端；

所述延时整形模块包括：第二反相器、第五反相器、第六反相器，所述第二反相器、第五反相器、第六反相器依次串接，第二反相器的输入端与第一PMOS管的漏极相连；第一电容，其一端连接第二反相器的输入端，另一端与第四PMOS管的漏极连接，所述第四PMOS管的源极接地，栅极与第五PMOS管的栅极连接，所述第五PMOS管的源极接地，漏极与第四PMOS管的漏极连接；第二电容，其一端接低电源，另一端连接所述第一PMOS管的栅极；第三电容，其一端接地，另一端连接所述第一NMOS管的漏极；第四电容，其一端接低电源，另一端与所述第一NMOS管的栅极连接；第五电容，其一端接低电源，另一端与所述第二PMOS管的栅极连接；第六电容，其一端接低电源，另一端与所述第三NMOS管的栅极连接；第七电容，其一端接低电源，另一端与第二反相器的输出端连接。

上述上电复位电路还包括第六PMOS管、第七PMOS管和第五NMOS管，所述第六PMOS管的源极接地，其栅极和漏极与第七PMOS管的源极连接，所述第七PMOS管栅极与第五NMOS管的栅极相连，第七PMOS管的漏极与第五NMOS管的漏极相连，第五NMOS管的源极接低电源。

本实用新型的有益效果在于：本实用新型设有第一反相器，第一NMOS管的漏极电压达到第一反相器的翻转电平，则第一反相器进行翻转，第一PMOS管的栅极电压从低电平变成高电平，从而第一PMOS管变成截止状态，第一PMOS管的漏极电压从高转为低，并通过第二反相器、第五反相器、第六反相器输出复位信号，通过调节第一反相器的翻转电压就可以设置复位电路的起拉电压，电路中电容的大小可以设置复位电路的复位时间。

附图说明

图1为传统的上电复位电路结构示意图。

图2为改进过的上电复位电路结构示意图。

图3为简单的脉冲加施密特电路的上电复位电路结构示意图。

图4为新型的上电复位电路结构示意图。

具体实施方式