[发明专利]包含绝缘体上半导体区和主体区的半导体结构及形成方法

说明书

技术领域

本揭示内容大体涉及集成电路的领域，且更特别的是，涉及采用绝缘体上半导体技术的集成电路。

背景技术

集成电路通常包含大量的电路组件，尤其是，场效晶体管。在场效晶体管中，栅极电极与沟道区隔开可藉由提供栅极电极与沟道区之间电气绝缘的栅极绝缘层。提供与沟道区邻接的源极区和漏极区。

在半导体材料中可形成沟道区、源极区发漏极区，其中，沟道区的掺杂与源极区及漏极区的掺杂不同。取决于施加于栅极电极的电压，场效晶体管可在开启状态(源极区、漏极区之间有相对高导电率)与关闭状态(源极区、漏极区之间有相对低导电率)之间切换。

为了改善包含场效晶体管的集成电路的效能，已有人提议采用绝缘体上半导体技术。在绝缘体上半导体技术中，提供绝缘体上半导体结构。该绝缘体上半导体结构包含提供于半导体材料(例如，硅)衬底上面的半导体材料(例如，硅)薄层。该层半导体材料用一层电气绝缘材料(例如，二氧化硅)与衬底隔开。相较于场效晶体管形成于主体半导体衬底(bulk semiconductor substrate)上的集成电路，绝缘体上半导体技术允许减少寄生电容及泄露电流。此外，根据绝缘体上半导体技术所形成的集成电路对于离子化辐射可比较不敏感。

不过，绝缘体上半导体技术有一些与其相关的特定问题，包括所谓的浮体效应(floating body effect)。场效晶体管的本体与绝缘衬底形成电容器。在此电容器中，可能累积电荷以及造成反效应，可包括场效晶体管的临界电压与先前状态的相依性。

为了实质避免浮体效应，已有人提议使用全耗尽场效晶体管(fully depleted field effect transistor)。全耗尽场效晶体管是用绝缘体上半导体结构形成，其中，设于绝缘层上的半导体层有比场效晶体管的沟道耗尽厚度更薄的厚度。因此，场效晶体管的电荷及体电位(body potential)是固定的。

不过，全耗尽场效晶体管可能比较不适用于某些应用，包括输入至数字集成电路以及由数字集成电路输出的处理。对于此类应用，形成于主体衬底上的场效晶体管可提供更适当的装置特性。此外，形成于主体半导体衬底上的场效晶体管在用于模拟集成电路时有其优点。

鉴于上述情况，本揭示内容涉及一种结构及其形成方法，其允许使用与可受益于主体半导体衬底的装置相似的绝缘体上半导体结构的优点。

发明内容

为供基本理解本发明的一些方面，提出以下简化的总结。此总结并非本发明的穷举式总览。它不是想要识别本发明的关键或重要组件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。

揭示于本文的一示范结构包含半导体衬底、绝缘体上半导体区以及主体区。该绝缘体上半导体区包含第一半导体区，设于该半导体衬底与该第一半导体区之间的电介质层，以及第一晶体管。该第一晶体管包含设于该第一半导体区中的有源区。该电介质层提供该第一半导体区与该半导体衬底之间的电气隔离。该主体区包含直接设于该半导体衬底上的第二半导体区。

揭示于本文的一示范方法包括：提供一结构，其包含半导体衬底、设于该半导体衬底上面的半导体层以及设于该半导体衬底与该半导体层之间的电介质层。移除该半导体层及该电介质层在该结构的第一部分中的部分。因此，该半导体衬底在该结构的该第一部分中暴露。该电介质层及该半导体层在该结构的第二部分中的部分仍在该半导体衬底上。在该结构的第一部分中，在该暴露半导体衬底上直接形成半导体区。在该结构的第二部分中，形成第一晶体管。该第一晶体管包含有源区，其设于该半导体层在该结构的该第二部分中的部分中。

附图说明

参考以下结合附图的说明可明白本揭示内容，其中，类似的组件以相同的组件符号表示，且其中：

图1a至图1e的横截面图示意图标在方法示范具体实施例的阶段的结构示范具体实施例；

图2的横截面图示意图标根据一示范具体实施例的结构；

图3的横截面图示意图标根据一示范具体实施例的结构；

图4a至图4b的横截面图示意图标在方法示范具体实施例的阶段的结构示范具体实施例；

图5a至图5b的横截面图示意图标在方法示范具体实施例的阶段的结构示范具体实施例；以及

图6的上视图示意图标根据一示范具体实施例的结构。