[发明专利]包含绝缘体上半导体区和主体区的半导体结构及形成方法

权利要求书

1.一种半导体结构，包含：

半导体衬底；

绝缘体上半导体区，该绝缘体上半导体区包含第一半导体区、设于该半导体衬底与该第一半导体区之间的电介质层，以及包含设于该第一半导体区中的有源区的第一晶体管，该电介质层提供该第一半导体区与该半导体衬底之间的电气隔离；以及

主体区，该主体区包含直接设于该半导体衬底上的第二半导体区，其中，该第二半导体区包含第一部分、第二部分及第三部分，其中该第一部分直接形成在该半导体衬底上，该第二部分形成在该第一部分上，该第三部分形成在该第二部分上，该第二部分包含不同于该第一部分的材料，该第二部分包含一种或多种III-V半导体材料，且该第三部分具有上表面，该上表面的至少一部分与该第一半导体区的上表面实质在同一个平面。

2.根据权利要求1所述的半导体结构，其中，该主体区包含含有设于该第二半导体区中的有源区的第二晶体管。

3.根据权利要求2所述的半导体结构，其中，该第二晶体管适于以高于该第一晶体管的供给电压操作。

4.根据权利要求1所述的半导体结构，其中，该主体区包含二极管与电容器中的至少一者。

5.根据权利要求1所述的半导体结构，其中，该第一晶体管为全耗尽场效晶体管。

6.根据权利要求1所述的半导体结构，其中，该半导体衬底为半导体晶粒。

7.根据权利要求1所述的半导体结构，进一步包含提供该第一半导体区与该第二半导体区之间的电气隔离的沟槽隔离结构。

8.根据权利要求1所述的半导体结构，其中，该第二半导体区的该第二部分包含与该半导体衬底的材料不同的至少一种半导体材料。

9.根据权利要求8所述的半导体结构，其中，该半导体衬底包含硅。

10.根据权利要求8所述的半导体结构，其中，该第二半导体区包含高电子迁移率晶体管。

11.根据权利要求8所述的半导体结构，进一步包含数字逻辑电路，该数字逻辑电路至少有一部分设置于该绝缘体上半导体区中，以及高频模拟电路，该高频模拟电路至少有一部分设置于该主体区中。

12.一种用于形成半导体结构的方法，包含：

提供结构，包含半导体衬底、设于该半导体衬底上方的半导体层、以及设于该半导体衬底与该半导体层之间的电介质层；

形成沟槽隔离结构，提供在该结构的第二部分中的该半导体层与该结构的第一部分中的该半导体层之间的电气隔离；

在形成该沟槽隔离结构之后，移除该半导体层及该电介质层在该结构的该第一部分中的部分，使得该结构的该第一部分暴露该半导体衬底，其中，该电介质层及该半导体层在该结构的该第二部分中的部分仍在该半导体衬底上；

在该结构的该第一部分中形成直接在该暴露半导体衬底上的半导体区，其中该半导体区包含形成在该半导体衬底上的第一半导体材料、形成在该第一半导体材料上的第二半导体材料和形成在该第二半导体材料上的第三半导体材料，其中该第一半导体材料包含与该半导体衬底相同的材料，该第二半导体材料包含不同于该半导体衬底的材料，该第二半导体材料包含一种或多种III-V半导体材料，且该第三半导体材料具有上表面，该上表面的至少一部分与该半导体层在该结构的该第二部分中的上表面实质在同一个平面；以及

在该结构的该第二部分中形成第一晶体管，该第一晶体管包含设于该半导体层在该结构的该第二部分中的该部分中的有源区。

13.根据权利要求12所述的方法，其中，形成该半导体区包括：进行至少一个选择性成长工艺以选择性地沉积至少一种半导体材料于该结构的该第一部分中。

14.根据权利要求12所述的方法，进一步包括：在该结构的该第一部分中形成第二晶体管，该第二晶体管包含设于该半导体区中的有源区。

15.根据权利要求14所述的方法，其中，该第二晶体管适于以高于该第一晶体管的供给电压操作。

16.根据权利要求12所述的方法，进一步包括：在该结构的该第一部分中形成二极管与电容器中的至少一者。

17.根据权利要求12所述的方法，其中，该第一晶体管为全耗尽场效晶体管。