[发明专利]阵列基板的制作方法、阵列基板及显示装置

说明书

技术领域

本发明涉及显示技术领域，特别是一种阵列基板的制作方法、阵列基板及显示装置。

背景技术

TFT-LCD（Thin-Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器）包括彩膜基板、阵列基板和位于所述彩膜基板与阵列基板之间的液晶层，所述阵列基板包括透明基板、以及位于所述透明基板上的多个相互平行的栅线和与所述栅线交叉且电性绝缘的多个数据线，其中，两相邻栅线和两相邻数据线围成一个像素单元。

每个像素单元包括像素电极、存储电容C_s、液晶电容C_lc和作为开关器件的TFT（薄膜晶体管），C_s和C_lc并行连接于像素电极，且所述像素电极与TFT连接。

如图1所示，像素单元的TFT包括源电极101、栅极102、漏电极103和半导体层104，从图1中可以发现，所述源电极101与所述栅极102交叠。由于这种交叠会产生寄生电容C_gs，其中C_gs的大小和所述源电极与栅极的交叠面积有关。

针对一个像素单元，在与所述像素单元的TFT的栅极连接的栅线上施加有开启电压时，所述TFT处于导通状态，与所述TFT的漏电极连接的数据线上的数据电压施加到像素电极上，对与并行连接于所述像素电极的C_s和C_lc进行充电。在与所述TFT的栅极连接的栅线上施加有关闭电压以使该TFT处于关闭状态时，施加到像素电极上的电压会由于寄生电容C_gs的存在而发生跳变，且所述像素电极上的电压跳变量如下:

其中，ΔVg为栅极上施加的开启电压与关闭电压之差。

不同像素单元的寄生电容C_gs不同时，不同像素单元的像素电极上的电压跳变量不同，使得不同像素的灰度不均匀，从而引起画面品质不良，比如，出现Flicker（画面闪烁）和Mura（画面灰度不均匀）等。

现有的ADS（Advanced Super Dimension Switch,高级超维场转换)模式的TFT-LCD中，如图1所示，像素电极的一部分105是在源漏电极形成之后，直接搭接到源电极上来形成与TFT的电连接。

图1所示的方式下，其中C_gs的大小和所述源电极与栅极的交叠面积有关，如果像素电极搭接到源电极101的部分位于源电极101的区域内，则不会引入新的寄生电容。

但一旦制作过程中，像素电极的制作出现错位，如图2a和图2b所示的错误情况，由于像素电极搭接到源电极101的部分与源电极101而额外产生与栅电极102的交叠，进而会在源电极和栅极之间的寄生电容C_gs的基础上额外产生新的寄生电容，而这种新的寄生电容的出现就会带来上述的画面品质不良的问题。

综上所述，目前的TFT-LCD的制作方法中存在由于像素电极制作过程中的错位带来的画面品质不良的问题。

当然，反转ADS阵列基板同样也存在上述问题，只不过其引起不是由于像素电极的制作出现错位引起的，而是制作与像素电极通过过孔连接的连接部引起的，在此不再详细说明。

应当理解的是，虽然现有的技术缺陷是以ADS液晶面板为例进行的说明，但其他类型的阵列基板的制作也存在类似的问题，在此不一一详细说明。

发明内容

本发明实施例的目的在于提供一种阵列基板的制作方法、阵列基板及显示装置，提高画面品质。

为了实现上述目的，本发明实施例提供了一种阵列基板的制作方法，包括：

通过构图工艺，形成位于第一区域的半导体层和源漏电极层的图案，所述第一区域为预定用于形成薄膜晶体管的源漏电极的区域；

在保留有第一区域的源漏电极层的基板上形成透明导电层；

通过构图工艺，形成第一透明电极和延伸部的图案；所述延伸部延伸到所述第一区域的预定形成源电极的第一位置的上方；

通过构图工艺，去除所述第一区域中所述第一位置和第二位置之外的源漏电极层，形成源漏电极图案，所述第二位置为预定形成漏电极的位置。

上述的阵列基板的制作方法，其中，还包括：

通过构图工艺，在衬底基板上形成栅线、栅极和栅绝缘层的图案；

在栅绝缘层上依次形成半导体层和源漏电极层。

上述的阵列基板的制作方法，其中，构成薄膜晶体管的所述栅极、源电极、漏电极和半导体层位于所述栅线所在的区域内。